基于网络处理器的高速转发模块设计

随着网络应用业务的不断增长,传统网络业务处理方案已不能满足新一代智能化网络设备设计要求。网络处理器具有强大协议处理能力和灵活可编程性特点,是下一代网络的核心技术之一。在分析研究了NP-2网络处理器的功能特点之后,介绍了一种基于网络处理器的高速转发模块设计方案,包括硬件设计、数据包转发流程,并给出了有关的转发性能测试数据。经测试验证,这种设计方案具有很高的报文处理和转发效率。     

基于网络处理器的可演化路由器设计

可演化网络是一种动态可变换的网络结构,针对其软件实现方式导致的数据包转发延时较大问题,设计一种基于网络处理器的可演化路由器。充分利用网络处理器硬件中嵌入式处理器的灵活性与微引擎处理器快速高效的数据包处理能力,使数据包的处理速率接近 线速。     

网络处理器中解决资源访问冲突的新方法

提出了采用硬件状态控制位寄存器和进程挂起模块相结合的设计思路,该方案不但成功避免了网络处理器微码转发程序多进程间资源访问冲突的问题,而且有效减少了微码转发程序中的指令个数,使传统软件方式下普遍存在的微码转发效率低的弊病得到彻底解决,提高了网络处理器的工作效率.     

基于自描述缓冲区的网络处理开发环境

随着通用多核技术的发展,多核处理器在网络核心设备能够提供较高的I/O吞吐能力,并支持更复杂的网络处理,为网络处理与转发带来了前所未有的灵活性和普适性.但是,在核心网络中,多核处理器的处理与转发性能仍然面临着巨大的挑战.首先,随着网络带宽的不断提升,多核处理器需要提供越来越高的处理能力.其次,随着网络业务复杂度的提高,在网络报文处理与转发中,应用对报文的处理开销越来越大,对设备的I/O裸转发能力提出了更高的要求.提出了一种硬件缓冲区管理机制Self-Described Buffer（SDB),具有硬件低开销、软件高性能等优点.基于SDB的机制,设计并实现了一个通用的网络处理开发环境NPDK.NPDK采用零中断、零拷贝方式,提供内核与用户驱动,适用于通用多核CPU系统.不但具有简单、灵活、易开发等特点,而且在内核态下支持用户对每个CPU核上进行异构报文处理编程和在用户态下支持独占式多线程编程与共享式多进程并行编程.测试结果表明,基于SDB的网络处理开发环境在10G速率报文I/O转发性能接近线速,特别是64字节小报文可达到7.49Gbps.目前,NPDK已经在click路由器、OpenFlow交换机和网络探针等方面得到应用.     

基于网络处理器的路由交换方案

网络处理器是新一代网络设备的核心器件,基于网络处理器的路由器交换机开发是一个热点.由于ASIC和通用CPU各自的局限无法满足日益增长的网络流量和业务的需求,从而出现了网络处理器,网络处理器一般是由通用处理器作为控制CPU,多个转发引擎并行处理分组以隐藏访问I/O设备的延时,并通过协处理器来加速路由查找、CRC计算等功能.通过分析网络处理器的体系结构并依据当前网络处理器发展的实际情况提出了几种基于网络处理器设计的路由交换系统方案,并分析了各种方案的特点及应用场合.     

基于INTEL网络处理器的流量发生器

本文主要介绍了如何利用一种基于Intel网络处理器(NP)的硬件及运行于此硬件上的软件模块中的分组接收和转发功能,实现一种简单的流量发生器。     

一种基于多核网络处理器的流媒体转发单元的实现

流媒体转发服务器的出现一定程度上解决了流媒体传输过程中带宽争抢与资源浪费的问题。基于通用操作系统作为应用层软件来实现的流媒体转发单元普遍存在一些不可避免的中断处理、内存拷贝、协议处理等系统开销,制约着流媒体转发服务器的整体性能。本文提出了一种基于多核网络处理器的流媒体转发单元的实现方案,该方案采用分层的软件层次,使数据处理层面模块与管理层面模块分离,并将处理量大、实时性要求高的数据处理层面模块实现在一种简单执行环境中,以期降低上述系统开销,实现整体性能的提升。     

基于网络处理器的IP-DSLAM设计

利用网络处理器的高速处理能力和完全的可编程特性,本文提出了基于IXP2350的IP-DSLAM设计方案,实现对网络数据包的快速处理和转发.从硬件和软件上对系统进行了分析,对于数据面功能模块的具体处理过程进行了详细的研究和设计.通过仿真测试验证了系统设计的可行性.     

基于Nios Ⅱ的网络处理器转发软件设计与实现*

为了进一步提高网络处理器的可编程能力,可采用软核设计网络处理器,如在Ahera FPGA中嵌入多个NiosⅡ软核实现网络处理器。首先介绍了NiosⅡ的结构特点和自定义指令,而后给出了基于NiosⅡ软核处理器的网络处理器转发软件结构,并以IPv4报文转发应用为例阐述了网络处理器转发软件的实现方法。     

基于网络处理器防火墙的设计与实现

本文介绍了一种基于IXP2400网络处理器的防火墙设计方案。首先介绍了基于IXP2400网络处理器防火墙的工作原理;然后提出一种三层转发的安全转发模式防火墙的体系结构设计和具体的实现方案,设计中,引进多级处理设备和多线程的实现技术,保证整个系统的稳定性、各实现层次的独立性和安全性。     

基于网络处理器IXP425的VPN网关系统的设计

VPN网关系统在网络安全中有着非常重要的应用。目前,传统的VPN网关采用X86CPU或者通用型嵌入式CPU作为处理器,在高速网络处理方面存在着不足。文章设计的新型VPN网关系统采用了网络处理器。由于网络处理器是专门针对网络应用进行设计的,其网络处理能力更加卓越,因此该系统的性能优于传统的VPN系统。文章主要介绍了基于IXP425的VPN网关系统的软、硬件设计。实验结果显示了该系统的优越性能。     

基于网络处理器IXP2400系统的软件设计

网络处理器高性能的包处理能力及可编程的灵活性适应了当前网络发展需求，广泛应用于高端路由器、边缘多业务宽带接入、媒体网关和安全等领域。基于网络处理器成功构建一个网络系统的关键在于网络处理器软件系统的设计与开发，其核心问题就是要软件系统充分发挥网络处理器灵活性和高性能的特点，面向网络处理器的硬件体系结构编程，合理利用网络处理器，为优化数据包处理的各种硬件资源设计高效的多处理器、多线程并行机制。本文以网络处理器IXP2400实现高速网络应用为例，介绍基于网络处理器系统的软件开发过程和设计方法，探讨开发高性能的微码软件的策略和技术。首先介绍了基于网络处理器系统的硬件体系结构配置和软件开发框架、应用软件的系统分析和总体设计，着重分析了基于网络处理器系统的多微引擎、多线程的并行处理机制，以及互斥问题和包排序问题的解决方法，最后讨论了系统的性能评估方法。     

基于网络处理器的MPLS VPN协议的研究与实现

MPLS VPN是下一代互联网的主流安全协议之一,本文针对如何在基于网络处理器的高性能路由器中高效实现MPLS VPN协议开展研究.本文在路由器标准功能的软件基础上进行扩 展,提出了基于网络处理器的MPLS VPN协议实现软件结构;利用网络处理器灵活可编程性与高性能的优点,对其关键技术进行了设计与实现;充分发挥了网络处理器在快速协议扩展方面的优势,同时也对网络处理器软件升级的方法进行了有益探索.     

高性能路由器组播协议实现技术研究

网络流媒体等新型应用的快速发展对路由器具备组播功能提出了迫切需求.针对如何在基于网络处理器的路由器中高效地实现组播协议进行了研究.在路由器标准功能软件基础上实施扩展,提出了IGMP和PIM等组播协议实现的软件结构,利用网络处理器灵活可编程性与高性能的优点,对其关键技术进行了设计和实现.协议测试结果表明,该路由器组播协议系统运行效果良好,最后,展望了IP组播技术发展.     

A high-performance and scalable multi-core aware software solution for network monitoring

In recent years, the need for high-performance network monitoring tools, which can cope with rapidly increasing network bandwidth, has become vital. A possible solution is to utilize the processing power of multi-core processors that nowadays are available as commercial-off-the-shelf (COTS) hardware. In this paper, we introduce a software solution for wire-speed packet capturing and transmission for TCP/IP networks under Linux operating system, called DashCap. The results of our experimental evaluations show that the proposed solution causes more than two times performance boost for packet capturing in comparison to the existing software solutions under Linux. We have proposed a scalable software architecture for network monitoring tools called DashNMon, which is based on DashCap. Multi-core awareness is a distinguished property of this architecture. Comparing to the existing cluster-based solutions, DashNMon can be used with COTS multi-core processors. In order to evaluate the proposed solutions, we have developed several prototype tools. The results of the experiments carried out using these tools show the scalability and high performance of the network monitoring tools that are based on the proposed architecture. Using the proposed architecture, it is possible to design and implement high-performance multi-threaded network intrusion detection systems (NIDSs) or application-layer firewalls, completely in the user space and with better utilization of the computational resources of multi-processor/multi-core systems.     

面向网络处理器的软件组件技术研究*

基于网络处理器的系统是一种复杂的嵌入式系统,具有实时、资源受限和异构的特点.组件技术可以实现有效的软件开发,但是通用的组件技术不适合基于网络处理器的系统.研究将组件技术应用于基于网络处理器的系统的问题,分析了硬件系统结构和目标应用的特点,提出了组件模式,定义了框架服务,并讨论了软件性能工程.其组件技术也适用于其他类似的多核系统.     

基于CPLD和多处理器结构的控制网络节点设计

节点是控制网络系统的基本构成单元。论文提出了一种基于CPLD和多处理器结构的控制网络节点设计方法。它能够提高单节点的并行处理能力,其模块化结构增强了节点的可靠性;不同处理器之间的连接形式可以通过VHDL等软件在线改变,使得节点柔性与扩展性提高。同时,其软件可按照不同处理器模块分步开发,软件结构也得以简化,有利于节点的调试。遵循该方法,成功开发出一种多功能LonWorks控制网络节点。     

A load balancing mechanism for large scale multiprocessor systems and its implementation

In large scale multiprocessor systems, the distance between processors should be taken into account by software to reduce the network traffic and the communication overhead. A load balancing method based on P³ (Processing Power Plane) model is proposed to enable programmers to specify distributing computational load, keeping the locality of the computation. In this method, a process is allocated to a rectangle on a hypothetical processing power plane. The size of the rectangle represents the processing power given to the process, and the distance between rectangles represents the communication cost between them. This plane is divided to processors, and the region of the processor may be dynamically reshaped to alleviate imbalance on P³. Mechanism for realization of the method has been implemented on the Multi-PSI/version, 2, which is a parallel processing system with 64 processing elements connected to form a 2-dimensional mesh network. A packet transmission mechanism of the Multi-PSI/version 2 is described, which realizes the process distribution along with the balancing method.     

流水线结构的网络处理器上包处理任务图的调度

针对流水线结构的网络处理器上包处理任务图的调度，提出带有负载平衡的最早完成时间调度算法EFT—LB，有效地平衡了处理器流水线中每个处理器的负载，增大了流水线系统的吞吐量。相关对比试验的结果表明系统性能有了明显提高。     

网络处理器设计中的存储瓶颈问题

网络处理器设计中的存储瓶颈问题是指网络处理进行FIB(forwarding information base)查表、QoS调度、计数器管理等操作对外部控制存储器访问的延时与网络处理性能难以匹配的问题.目前网络处理器设计采用并行处理的方法隐藏访存延时,但由于设计复杂性和功耗问题,大规模并行技术难以在40Gbps以上的网络处理中继续应用.对当前网络处理器中存储瓶颈问题及其解决方法进行研究,指出其局限性,并针对未来更高性能网络处理,如100Gbps接口网络处理的设计提出了一种新的网络处理模型.