一种Turbo码的快速Log-MAP译码算法

Log-MAP算法是Turbo码译码算法的一种简化算法,这类算法仍具有译码复杂度高,译码时延大的缺点.针对这一问题,提出了一种简化的对数最大后验概率译码算法.该算法基于逼近理论,用分段式最佳平方逼近多项式近似计算校正函数.仿真结果表明,简化算法具有低复杂度、译码时延少的优点,且译码性能与标准Log-MAP算法相近,较适合在实际工程中使用.     

基于修正函数线性拟合的Turbo码译码算法

新一代移动通信系统LTE/LTE-A具有高吞吐率的突出特点和需求,但高速译码也对误码率和延时等提出了更高的要求。现有的Turbo码译码算法中,Log-MAP算法译码性能较好,但算法复杂度高,时延大;而Max-Log-MAP算法虽然具有较低的复杂度,但译码性能较差。为此,提出一种基于修正函数线性拟合的Turbo译码算法,该算法针对不同刻度区间采用不同的拟合参数。实验仿真表明,该算法与现有算法比较,能够达到Log-MAP算法的译码性能,且避免了Log-MAP的大量运算,从而在保证较好译码性能的基础上,有效地降低了译码延时,并且便于硬件实现。     

一种Turbo码的快速Log MAP译码算法*

Log-MAP算法是Turbo码译码算法的一种简化算法,这类算法仍具有译码复杂度高,译码时延大的缺点。针对这一问题,提出了一种简化的对数最大后验概率译码算法。该算法基于逼近理论,用分段式最佳平方逼近多项式近似计算校正函数。仿真结果表明,简化算法具有低复杂度、译码时延少的优点,且译码性能与标准Log-MAP算法相近。所以较适合在实际工程中使用。     

下一代移动通信系统高速并行Turbo译码研究与FPGA实现

在深入研究Turbo译码算法的基础上,重点分析了Log-MAP算法,并针对下一代移动通信系统B3G(Beyond3G)数据业务高传输速率的要求,提出了一种高效的基于Log-MAP译码算法的FPGA并行实现方法,并利用Xilinx公司的FPGA芯片并行实现100Mbps的译码。实验表明,对B3G系统中高速数据进行译码时,具有较好的误码性能和较理想的译码时延。     

低复杂度Log-MAP译码算法的研究

提出用插值函数来计算Log-MAP算法中的校正函数,并在AWGN信道上采用分段差值方法实现了Turbo译码。该算法解决了校正函数计算复杂度较大的问题,消除了译码计算中的指数和对数运算。仿真结果表明：用2段二次样条函数实现的Turbo译码器,其译码性能与Log-MAP算法等价,而计算的复杂度明显降低,运算时间大幅度减少。     

采用近似max*运算的Log-MAP译码算法

为有效降低Turbo码译码的硬件存储消耗,提出一种基于近似max*运算的改进的Log-MAP算法。并通过设计合适的数字电路来找出一组数据中最大的两个值嵌入到其相关函数项中,有效实现了低复杂度的Turbo译码器的硬件结构。实验结果表明,所提出的结构比Constant Log-MAP算法结构平均简化了30%,达到了与Log-MAP几乎相同的误码率(BER)性能,降低译码的复杂度,便于实际工程应用。     

Turbo译码器的改进算法及FPGA实现

在传统的Turbo译码算法Log-MAP的基础上,对译码算法和SISO译码模块进行了优化,得到了改进的SW-Log-MAP算法,它在保证译码性能的前提下,大大降低了其运算复杂度,减少了存储空间。并且给出了改进译码算法硬件实现的设计方案,完成了Turbo译码器的FPGA实现,通过测试证明,译码器达到了设计要求。     

Log-MAP译码算法改进与性能仿真

在介绍、分析Log-MAP译码算法的基础上,重点通过如下三方面对此算法进行调整,简化译码器的结构、减少计算的复杂度与存储量,第一,在计算向前度量、反后度量时用并利用采用Jacobian等式进行简化,减少冗余计算;第二,通过改变外部信息的值使之包含系统信息,来简化译码器结构;第三,通过采用查表法来简化校正函数的计算量。最终使用计算机对对此改进算法进行了性能仿真,经测试其译码性能与Log-MAP算法接近。     

UMTS Turbo码的滑动窗-线性-Log-MAP算法及VLSI设计

本文讨论UMTS中turbo码的设计,提出采用前向状态度量作为初始化精确值的滑动窗方法和改进的Log-MAP（线性Log-MAP）相结合的算法(称为滑动窗-线性-Log-MAP算法),设计出turbo码的VLSI结构,且在归一化处理时,介绍一种可节约12.5%存储量的方法。FPGA设计结果显示在BER= 时,与最优算法Log-MAP相比,性能损失0.2dB,硬件资源节约30%,译码时延小,吞吐量大。     

基于偏移量近似的改进型IRA译码算法研究

IRA码的译码通常是利用BP译码算法来实现的,但是BP译码算法的硬件电路复杂.为了让译码算法在复杂度和译码性能之间取得较好的折衷,提出一种改进型IRA译码算法,该算法采用偏移量近似的方法来逼近于BP译码算法,能够简化BP译码算法的复杂度.仿真结果表明,与BP译码算法相比,改进型IRA译码算法能够在降低算法复杂度的同时保持良好的译码性能,与最小和译码算法相比,改进型IRA译码算法的复杂度几乎不变,但译码性能得到了明显的提高.