基于类神经网络模型的电路演化实现方法

为解决目前数字型演化硬件研究中存在的电路编码困难问题,提出一个可用矩阵形式描述组合电路的类神经网络门级电路模型,讨论在此模型上进行电路编码的具体方法.根据编码矩阵特点,对标准遗传算法进行改进,设计遗传操作算子、适应度评估方法等.通过无刷直流电动机电子换相电路的成功演化实例,验证了采用矩阵编码和改进遗传算法实现数字电路演...     

基于精英池演化算法的数字电路在片演化方法

20世纪末演化硬件技术的提出为实现硬件系统的自适应与智能化等特征提供了一种可行的新技术,现阶段电路进化是演化硬件研究的热点之一.该文引入人工经验与规则,提出一种扩展矩阵编码法,保护具有较优结构的电路个体不易被淘汰;其次,基于多目标和局部寻优技术,结合子电路杂交与单元重要性的自适应变异策略,提出了一种设计数字电路的精英池演化算法,并在可编程逻辑器件上实现电路的自主动态重构与评价等演化过程.     

一种外部进化的函数级演化硬件

提出了一种函数级演化硬件的实现方案,这是一种间接演化的方法。它将电路分层表示,用有向图和树对电路结构及元素进行编码,运用遗传程序设计的思想演化构造实际电路,并且通过软件仿真来评价电路。也给出了数字电路仿真算法设计的具体描述。通过该方案构造了一个随机数发生器,并用Diehard测试程序对其随机性进行了测试。实验结果表明,用该方案构造大规模数字电路是可行的。     

演化电路的故障自修复设计与实现

为进一步提高电子系统在恶劣环境下的生存能力,对采用虚拟可重构电路(VRC)技术的演化电路进行电路自修复研究。根据VRC技术,建立一个可用于数字电路演化的门级电路模型,设计二进制的染色体编码。给出实现电路自主修复的工作流程,探讨进行电路故障诊断和修复的途径。在直流无刷电机控制电路中模拟宇宙单粒子烧毁逻辑门产生常见的SA错误,使电机不能正常运转。通过在线演化方法,绕过错误单元使得电机恢复转动。实验结果证明,使用演化方法可以有效解决电路中的SA故障,提高电路的可靠性。     

基于结构矩阵的电路网表编码方法的研究

在模拟电路演化领域,电路知识表示是首要解决的问题。网表编码操作简单,对于拓扑结构没有限制,但是网表编码会在种群初始化和遗传操作过程中产生大量的非法电路个体。为解决这一问题,提出结构矩阵,并总结出合法电路结构矩阵所具有的性质,以结构矩阵为规范设计出合适的种群初始化步骤和能够用于网表编码的结构交叉算子,通过演化来验证效果,实验结果显示该方法能够较好地解决网表编码所存在的问题。     

基于虚拟可重构电路的演化硬件

针对演化硬件中高效的染色体编码问题,该文采用虚拟可重构电路(VRC)实现内进化方式的演化硬件。VRC是由可重配置功能块(CFB)组成的阵列,CFB之间通过多路选择开关电路建立信号传输通道。染色体可以对CFB的功能选择和多路选择开关状态直接进行编码,以此减少自身的长度。实例证明了该方法的有效性。     

基于演化算法的电路自动设计方法

在电路设计中引入演化计算,在可编程逻辑器件上通过对基本电路元器件进行演化而自动生成人工不可能设计出的电路结构,称为演化硬件设计。文中介绍了演化硬件实现的物质基础、演化计算在硬件自动设计方法的实现过程以及该方法要解决的问题,并对演化数字电路、模拟电路的设计进行了分析,说明演化算法在电路自动设计中是切实有效的。     

基于演化算法的电路自动设计方法

在电路设计中引入演化计算，在可编程逻辑器件上通过对基本电路元器件进行演化而自动生成人工不可能设计出的电路结构，称为演化硬件设计。文中介绍了演化硬件实现的物质基础、演化计算在硬件自动设计方法的实现过程以及该方法要解决的问题，并对演化数字电路、模拟电路的设计进行了分析，说明演化算法在电路自动设计中是切实有效的。     

基于虚拟可重构平台的时序电路演化设计

目前,电路进化设计是演化硬件研究的主要方向之一。而时序电路由于存在反馈环不便于进行电路描述和软件仿真。文中对时序电路的演化设计方法进行了改进,提出了专门针对时序电路演化的虚拟可重构平台,建立起电路编码与HDL代码的映射关系。应用TEXTIO和MATLAB来辅助仿真测试过程,使测试向量数量巨大、难以处理的问题得到很好地解决。最后调用ModelSim完成了FSM的演化实验。实验结果验证了基于此平台演化时序电路的可行性和有效性。     

树型编码在演化硬件中的应用

演化硬件的难点在于,当目标电路比较复杂时,解空间急骤增大,目前常用的演化方法及编码都存在一定的缺陷,可靠性不强。三元组编码是目前比较典型的一种方法,通过实验验证,在求解复杂问题时可靠性也不强,因此针对三元组编码提出一种改进策略,即利用树型结构对算法加以改进,提高算法可靠性,最终演化出消耗资源最少的数字电路.实验证明,算法改进是有效的,改进后的算法结果优于现有算法。     

基于信息论的时序电路演化设计

时序电路由于存在反馈连接,因此是数字型演化硬件研究中的难点问题。为此,对时序电路的演化设计方法进行改进,提出一种针对时序电路演化的虚拟可重构平台,阐述在此平台上演化时序电路的方法。基于信息论改进电路的适应度评估方法,以目标函数和电路实测输出之间的信息熵设计适应度评估函数。实验结果表明,该方法具有较好的稳定性和全局寻优能力。     

一种微机继电保护教学实验平台的硬件设计研究

针对高校微机继电保护课程,提出了一种基于TMS320F28335+EPM570F256C4+PC机的微机继电保护教学实验平台,以充分发挥DSP在数字信号处理及控制方面的优势,CPLD组合逻辑、译码及I/O扩展功能。详细介绍了平台的组成和保护装置接口电路的设计,其中包括DSP与CPLD接口电路、模拟量输入转换电路、开关量输入输出电路、测频电路以及人机接口电路。该平台配置相应模块化保护软件即可满足微机继电保护教学中,学生对装置硬件构成、数字算法、继电保护原理的感性理解和认识。     

Mobile satellite reception with a virtual satellite dish based on a reconfigurable multi-processor architecture

Traditionally, mechanically steered dishes or analog phased array beamforming systems have been used for radio frequency receivers, where strong directivity and high performance were much more important than low-cost requirements. Real-time controlled digital phased array beamforming could not be realized due to the high computational requirements and the implementation costs. Today, digital hardware has become powerful enough to perform the massive number of operations required for real-time digital beamforming. With the continuously decreasing price per transistor, high performance signal processing has become available by using multi-processor architectures. More and more applications are using beamforming to improve the spatial utilization of communication channels, resulting in many dedicated digital architectures for specific applications. By using a reconfigurable architecture, a single hardware platform can be used for different applications with different processing needs.In this article, we show how a reconfigurable multi-processor system-on-chip based architecture can be used for phased array processing, including an advanced tracking mechanism to continuously receive signals with a mobile satellite receiver. An adaptive beamformer for DVB-S satellite reception is presented that uses an Extended Constant Modulus Algorithm to track satellites. The receiver consists of 8 antennas and is mapped on three reconfigurable Montium TP processors. With a scenario based on a phased array antenna mounted on the roof of a car, we show that the adaptive steering algorithm is robust in dynamic scenarios and correctly demodulates the received signal.     

基于遗传算法的功能可重构数字体系研究

本文主要对基于遗传算法的功能可重构数字体系进行了研究。首先对广泛用于算法级可重构电路设计中的遗传算法的基本思想作简要介绍,然后分析了现有的典型算法级功能可重构电路结构的特点,针对其中的不足,提出了一种基于遗传算法的自重构片上系统的设计方法。     

面向多媒体的并行加速系统中可重构网络结构设计

本文讨论了面向多媒体数据处理的并行加速系统硬件平台的设计，采用数字信号处理芯片作为基本的工作单元，提出了一种基于ｍｅｓｈ阵列的可重构网络结构设计及其控制方法，并对其性能进行了定性分析。     

基于DSP的三维测姿系统硬件设计和算法实现

对于微小型无人直升机系统,本文介绍了基于DSP的三维测姿系统的硬件电路设计和四元数解算算法的实现及验证.该系统的硬件部分由角速率陀螺、滤波电路和DSP系统板等组成.角速率陀螺输出信号经过硬件滤波后由AD通道采集,经过数字滤波后,利用四元数算法解算出姿态数据.文中提出了硬件设计和实现及解算算法实现中需要注意的问题和相应的解决方案,测试结果表明该系统是有效的.     

Hardware spiking neural network prototyping and application

EMBRACE has been proposed as a scalable, reconfigurable, mixed signal, embedded hardware Spiking Neural Network (SNN) device. EMBRACE, which is yet to be realised, targets the issues of area, power and scalability through the use of a low area, low power analogue neuron/synapse cell, and a digital packet-based Network on Chip (NoC) communication architecture. The paper describes the implementation and testing of EMBRACE-FPGA, an FPGA-based hardware SNN prototype. The operation of the NoC inter-neuron communication approach and its ability to support large scale, reconfigurable, highly interconnected SNNs is illustrated. The paper describes an integrated training and configuration platform and an on-chip fitness function, which supports GA-based evolution of SNN parameters. The practicalities of using the SNN development platform and SNN configuration toolset are described. The paper considers the impact of latency jitter noise introduced by the NoC router and the EMBRACE-FPGA processor-based neuron/synapse model on SNN accuracy and evolution time. Benchmark SNN applications are described and results demonstrate the evolution of high quality and robust solutions in the presence of noise. The reconfigurable EMBRACE architecture enables future investigation of adaptive hardware applications and self repair in evolvable hardware.     

可重构系统中硬件任务布局布线算法研究

可重构计算系统中,二维可重构硬件任务的布局布线问题是影响系统资源利用率的重要因素。在异质化的可重构器件和任务模型基础上,对可重构硬件任务进行了适当分类,并提出一种能够对多类型可重构硬件任务同时布局布线的算法DRS-TCW。实验表明,该算法能够有效提高可重构器件的资源利用率和任务布线连通率。     

基于去噪技术的DSP语音识别系统设计

针对语音识别系统对抗环境噪声的实际需求,提出一种二次组合抗噪技术,研究并设计了一种以数字信号处理器(DSP)为硬件平台,以隐马尔可夫模型(HMM)为算法的抗噪声嵌入式语音识别系统.DSP采用型号为TMS320VC5509A的芯片,配以外围硬件电路构成语音识别系统的硬件平台.软件设计以离散隐马尔可夫模型(DHMM)为识别算法进行编程,系统软件主要有识别、训练、学习和USB四个主要模块.实验结果表明:基于二次组合去噪技术的语音识别系统有更好的抗噪声效果.