基于SoPC的蓝牙一以太网接口适配器的设计

介绍了一种基于SoPC的嵌入式系统设计方法，给出了基于SoPC的蓝牙一以太网接口适配器设计方案，详细说明了其软件和硬件的实现方法及系统测试情况。     

基于μClinux的SoPC应用系统设计

随着芯片技术的发展,SoPC成为嵌入式系统设计的一个发展趋势,不同于桌面操作系统,嵌入式操作系统需根据特定的嵌入式应用及不同的处理器而进行移植和裁剪,文章采用SoPC技术实现一个UART串行口和以太网接口的转换器,具体给出加载μClinux到基于软核处理器Nios的SoPC系统中的方法和步骤,并基于μClinux开发了应用程序。     

基于IPIF的实时信号处理SoPC中断机制研究与实现

在基于FPGA的SoPC系统中,信号处理IP核是信号处理系统的功能核心,也是信号处理SoPC设计的重点,因此对来自信号处理IP核的中断请求处理也成为SoPC设计实现的重点.在基于PowerPC处理器的信号处理SoPC中,处理机的外部中断控制器(EIC)与IP核总线接口(IPIF)中断服务模块共同构建了具有多个层次的分层中断模型,使得SoPC的中断实现具有了特殊性.本文首先介绍了IPIF接口结构,然后研究了基于IPIF的中断实现机制,最后给出了一个在雷达实时信号处理SoPC中的中断实现以及常见问题和解决方案.     

基于MicroBlaze的公式发现系统研究

SoPC是当前嵌入式系统设计的发展趋势,基于FPGA的SoPC系统设计不仅具有便携性和高效性,而且可以更大限度的增加其架构的灵活性.在此基础上,提出一种基于FPGA的SoPC技术实现嵌入式经验公式发现系统的思想,通过对MicroBlaze处理器软核的配置及接口设计搭建硬件平台,并移植了uClinux嵌入式操作系统,结合FDD算法,实现了基于FPGA的嵌入式FDD系统.     

基于OR1200的嵌入式SoPC硬件平台设计

针对现有商业SoPC系统的固有问题,提出了基于开源IP核与软件资源的SoPC系统硬件平台构建方案,并使用CycloneFPGA进行了实际验证,证明了该硬件平台的实用性。探讨了该平台在普及SoPC技术和研究更高性能系统方面的积极作用。     

基于Linux的SoPC应用系统设计

利用XILINX公司的EDK软件搭建一个基于PowerPC的片上系统,并且在定制的SoPC系统上移植Linux系统,最后利用此系统完成了一个具体的嵌入式应用系统设计。实验表明,这种基于Linux的SoPC应用系统设计,很好地结合了SoPC和Linux系统的优点,用户可以根据需要灵活地定制出软硬件平台,满足复杂多变的嵌入式需求,加速产品的开发。     

基于SoPC的嵌入式文字识别系统设计

设计了一种基于SoPC的嵌入式文字识别系统。在FPGA平台下,基于SoPC框架搭建软硬件协同系统,设计硬件电路完成文字图像的采集和预处理,嵌入Linux系统,使用其下的识别引擎完成文字图像的识别。采用Altera公司的SoPC builder构建系统框架,Quartus II完成硬件电路的设计,在宿主机Linux环境下完成了软件部分的交叉编译并嵌入到FPGA平台。整体设计在DE2-70开发板上完成了系统验证。     

基于SoPC的孤立词语音识别系统的设计

采用SoPC方法,实现了基于动态时间规整(DTW)算法的孤立词语音识别系统,该系统可以作为电器系统的语音命令控制模块使用。考虑嵌入式系统的特点,对端点检测算法和模式匹配算法进行了选择和调整。实验表明,该语音识别系统运行速度和识别准确性能够适应语音控制的要求。SoPC设计方式灵活,适合对系统进行改进升级。     

基于系统级FPGA/CPLD的SoPC嵌入式开发研究

针对基于系统级FPGA／CPLD的SoPC嵌入式设计特点，介绍采用SoPC Builder设计工具有选择地将处理器、存储器、I／O等系统设计所需的IP组件集成到PLD器件上，也可以通过自定义用户逻辑集成到PLD器件上的开发方法，构建高效SoC。文中分析了嵌入式处理器Nios软核的特性，并给出了基于Nios内核的SoPC软硬件开发流程和白定义用户逻辑的软硬件设计过程。     

基于SoPC的数码电子音乐相册设计与实现

介绍了基于SoPC技术的数码电子音乐相册的设计实现方案.利用Altera公司的SoPC Builder设计工具,定制嵌入到FPGA之中的Nios Ⅱ软核,结合存储器模块、VS1003B MP3音频解码模块、HX8347 TFT液晶屏控制模块和UH7843触摸屏驱动模块等构建SoPC系统.阐述了各主要模块的硬件和软件设计方案,并在DE2开发板上进行各子模块和整个系统的测试和实现.     

基于MicroBlaze的PetaLinux嵌入式操作系统移植

近年来,SoPC(System On a Programmable Chip,可编程片上系统)的应用日益增多。针对此趋势,系统介绍了Xilinx公司的MicroBlaze软核处理器和PetaLinux操作系统的特点,利用EDK开发套件搭建一个基于MicroBlaze的硬件平台,并研究了PetaLinux的移植、自定义设备驱动的添加、配置和启动。实验证明,使用PetaLinux开发的SoPC能够满足用户复杂多变的需要,且构建简单、快速,缩短了产品的开发周期。     

基于SoPC的SD卡控制器IP核的设计

针对目前在嵌入式平台中使用SD卡控制器专用芯片价格昂贵、软件模拟SPI时序控制读写速度较慢的问题,提出了一种基于SoPC技术的SD卡控制器IP核设计的架构方案.采用VHDL语言设计SD卡控制器IP核,利用自定义模块技术将其添加到SoPC中,利用Nios Ⅱ IDE编写SD卡的基础读写驱动软件并移植μC/FS文件系统,实...     

免疫算法求解函数优化问题及其SoPC实现

SoPC是Altera公司近年来提出的一种灵活、高效的软硬件协同设计可编程片上系统。本文首先搭建硬件平台,在此平台上进行软件开发,运用改进免疫克隆选择算法解决函数优化问题。仿真结果表明,在SoPC上处理函数问题是可行的,并且算法具有优良的收敛速度及实时处理和抗退化能力。     

基于SoPC的神经网络速度控制器的实现

一种基于 SoPC 的神经网络速度控制器的设计方案。速度控制器采用神经网络参数辨识自适应控制,以现场可编程门阵列(FPGA)为硬件平台,用 Nios Ⅱ软核处理器作为上位机,实现一个完整的速度控制器的片上可编程系统(SoPC)。实验结果表明,该控制系统能够满足现代速度控制系统高速度、高精度的要求。     

一种新型SoPC自动指纹识别系统设计

设计了一种基于SoPC的新型结构的自动指纹识别系统。通过对指纹处理整体流程的选择和优化,将耗时较多的指纹预处理部分整体硬件化,耗时较少的匹配部分软件化,使得系统处理速度有了显著提高,1.5 s内可以完成一幅指纹图像的预处理,3 s内可以完成一幅指纹图像的比对。使用Quartus II软件完成了系统模块设计及仿真,使用Nios II IDE软件完成了软件代码的实现,并在以Altera公司的Cyclone II FPGA芯片为核心的DE2开发板上实现了整个系统。     

基于SoPC的节流控制系统研究

基于SoPC的节流控制系统为压井远程智能监控系统的一部分.该系统采用了在FPGA中加入NIOS II嵌入式软核CPU的SoPC技术,可实现压井过程中对多级节流管汇的控制.论述了液动平板阀和节流阀的控制原理,控制电路的设计方法和控制流程.该系统运行可靠,控制灵敏性高,与以往的控制系统相比,体积更小,功耗更低,具有较好的应用前景.     

Embedding of a real time image stabilization algorithm on a parameterizable SoPC architecture a chip multi-processor approach

Highly regular multi-processor architectures are suitable for inherently highly parallelizable applications such as most of the image processing domain. Systems embedded in a single programmable chip platform (SoPC) allow hardware designers to tailor every aspect of the architecture in order to match the specific application needs. These platforms are now large enough to embed an increasing number of cores, allowing implementation of a multi-processor architecture with an embedded communication network. In this paper we present the parallelization and the embedding of a real time image stabilization algorithm on a SoPC platform. Our overall hardware implementation method is based upon meeting algorithm processing power requirements and communication needs with refinement of a generic parallel architecture model. Actual implementation is done by the choice and parameterization of readily available reconfigurable hardware modules and customizable commercially available IPs (Intellectual Property). We present both software and hardware implementation with performance results on a Xilinx SoPC target.