智能模值控制的数字锁相环的FPGA设计与分析

锁相环器件的数字集成化,使得全数字锁相环在数字通信中得到了极为广泛的应用;传统的K模计数器构成的数字锁相环虽然实现简单,但无法同时顾及到环路锁定时间和相位抖动噪声,因此设计了一种基于FPGA的智能控制K模计数器模值的数字锁相环;该设计能够在环路工作的不同阶段自动调整K模计数器的模值大小,从而实现了在缩短环路锁定时间的同时减小相位噪声误差;实际应用结果表明,该设计在低频段的频率跟踪应用中,系统的捕获时间有明显的缩短,相位抖动噪声也得到良好的控制。     

基于FPGA的DPLL设计与仿真实现

本文分析了超前滞后型数字锁相环(LL-DPLL)的基本组成和工作原理,用VHDL语言对该系统进行了设计,给出了数字锁相环电路3个主要模块的设计方法及仿真结果,得到了该系统的顶层电路,最后根据整个系统的仿真结果分析了系统的稳态性能。整个系统的锁相环部分达到了锁定速度快、相位抖动小、锁定精度高的结果。     

基于CPLD的自动变模全数字锁相环设计及仿真

针对传统方法设计的全数字锁相环存在锁相精度不高、锁相速度慢等问题,提出一种基于CPLD实现的新型自动变模全数字锁相环.它可以根据相位误差的大小自动控制数字滤波器的模值,减少在捕捉过程中因相位调整频繁而产生的相位抖动,而设计的基于状态机的数控振荡器可以通过先"粗调"再"精调"来提高锁相精度以及锁定速度.新型锁相环利用QuartusII对Verilog代码编辑综合,并用Modelsim进行了仿真.仿真结果表明,上述锁相环具有抗干扰能力强、动态响应快、锁相精度高的特点,适用于多种应用领域如数字通信、测量和工业控制中.     

嵌入式数字锁相环的设计与实现

介绍了应用VHDL技术设计嵌入式数字锁相环的方法，给出了系统仿真结果，并用可编程逻辑器件FPGA予以实现。该锁相环能够实现正交锁定或反相锁定，并具有控制灵活、锁定频率高和系统稳定性好等特点。     

一种基于高频时钟产生电路的DLL的研究

本文给出了一种采用自偏置技术的低抖动延迟锁相环，可应用于高频时钟产生电路。分析了环路带宽和工作频率的关系，并给出了各模块具体的电路设计。在0。351μm标准CMOS工艺、3．3V工作电压下进行了模拟仿真，在100MHz的参考输入频率下，DLL锁定时间为1μs，VCDL输出的相位抖动为171μs，倍频器输出的相位抖动为901μs。     

基于FPGA的数字锁相环设计

介绍了一种应用VHDL语言设计数字锁相环的设计方法,阐明其基本工作原理和设计思想,给出了系统主要模块的设计过程和仿真结果;用可编程逻辑器件FPGA予以实现。该方案提高了DPLL的快速锁定性能,同时保证了锁定精度。     

高阶电荷泵锁相环环路滤波器的设计

考虑到电荷泵锁相环离散采样特性,本文提出了高阶电荷泵锁相环环路滤波器的模块化设计方法.它可以将电荷泵锁相环设计成任意要求的阶和型.这样的锁相环既能消除相位抖动,又能跟踪大的频率阶跃或斜升的输入信号.通过对所设计的电荷泵锁相环稳定性和特征分析,确定了环路参数的选择范围,得出n阶n型的锁相环均优于其他类型.对两种类型的电荷泵锁相环的仿真,结果表明了设计方法的有效性和分析方法的正确性.本文的设计方法为高阶电荷泵锁相环滤波器的设计提供了重要的参考和指导.     

嵌入式自动变模控制的快速全数字锁相环

对如何提高嵌入式全数字锁相环的锁定速度进行了研究。应用MATLAB分析了影响锁相环快速锁定的主要因素。提出了一种具有高精度自动变模控制的快速全数字锁相环。它能够根据量化相位误差的大小，自动调节数字环路滤波器的模值，避免了环路在捕捉过程中出现连续的同向相位调整，减少了因相位超调所产生的振荡，从而提高了控制精度，进一步加快了锁定速度。经计算机仿真和硬件试验证实，该锁相环既可大大缩短捕捉时间，又能够大幅减少噪声对环路的干扰。     

基于新型数字锁相环的三相电压型PWM整流器

提出基于坐标变换理论的新型数字锁相环,用以在三相电网电压出现频率偏移时,快速跟踪系统频率的变化,实现锁相功能.建立基于新型数字锁相环的三相电压型PWM整流器模型,分析了所提出的锁相环的电路结构和工作原理.通过仿真验证,新型数字锁相环能够准确快速锁定系统相位,PWM整流器可实现单位功率因数运行.     

单片机控制的自动锁相调频发射机的设计

本文介绍了利用基于单片机AT89C2051控制锁相环组成调频发射电台的设计实现。设计所选用的锁相环是采用BiCMOS工艺，具有吞除脉冲功能的单片串行集成锁相频率合成器芯片，具有很高的频率稳定度和极低的相位抖动。配合单片机可实现灵活方便的编程和控制。     

基于ADF4360-8的集成化低相噪频率合成器设计

结合锁相环技术的基本原理,介绍了一种采用锁相环技术产生高稳定度信号的低相噪频率合成器的设计思路。采用集成锁相环芯片ADF4360-8来设计锁相环电路,并给出了系统的具体电路参数、实际应用的设计要点和设计注意事项。最后经过仿真,得出系统环路带宽内相噪为-105dBc,符合系统设计要求。     

基于荧光寿命法的溶解氧检测系统设计

依据荧光猝灭原理,分析了荧光寿命和水体溶解氧浓度的关系特性,研究了荧光寿命的锁相环检测技术,设计了基于ADuC841单片机和锁相环放大电路的新型荧光寿命法溶解氧检测系统.测量精度为0.01 mg/L,稳定性好,灵敏度高,响应时间小于30 s,并且不受外界杂散光和光源波动的影响,可实现水体溶解氧的原位、实时、在线监测.     

MM74HC4046在电压型逆变器中的设计与优化

针对通用锁相环频率特性中高频部分线性不足的问题,对锁相环进行了改进。通过对MM74HC4046锁相环内部结构的分析,提出了一种锁相环频率特性的优化,设计出扩展压控振荡器的频率范围和改善其控制电压的电路。通过实验验证,优化后的锁相环频率特性线性度和稳定性都有了很大的改善,使得锁相环电路有更广泛的应用和很强的实用性。     

振动式微机械陀螺驱动控制电路研究

本文分析了微机械陀螺检测灵敏度和驱动信号频率和幅度的关系,在此基础上提出了一种振动式微机械陀螺驱动控制环路方案并给出了相应的电路实现方法.它利用陀螺谐振时驱动信号和驱动模态位移信号具有900相位差这一特性,采用锁相方式完成驱动轴的稳频控制,恒幅控制环节则采用半波整流电路及后续的直流电压调整电路实现,从而完成了对驱动轴的锁相和恒幅双环路控制,保证了陀螺驱动轴的谐振和振幅恒定,有效的提高了陀螺的灵敏度和标度因子的稳定性.最后针对音叉电容式微机械陀螺进行的开闭环对比实验证明,添加控制环路的检测电路零偏稳定性提高了10倍左右.     

一种实用的5阶电荷泵锁相环性能分析与设计仿真

本文在分析5阶锁相环基本原理和线性化数学模型的基础上,给出了一种实用的4阶环路滤波器的设计方法,用Matlab编程计算锁相环的参数;用ADS工具对系统性能进行仿真,仿真结果与预期结果相吻合;比较了具有相同环路带宽和相位裕度下的高阶锁相环的杂散性能。这对5阶电荷泵锁相环的系统设计和仿真有一定的指导意义。     

基于FPGA的自动变模控制感应加热电源全数字锁相环研究

针对感应加热电源频率跟踪设计中传统锁相环电路设计复杂、跟踪速度慢、锁相频带窄、单独模块设计修改繁琐等问题,提出一种基于FPGA的自动变模控制感应加热电源全数字锁相环,即拓展锁相环中心频率频带和采用变模控制实现快速频率跟踪.应用SOC技术完成系统设计,并进行典型频带的计算机仿真.仿真结果证实了该设计具有宽范围的锁相能力及快速精确的频率跟踪性能,满足感应加热电源对负载频率变化的快速跟踪要求.     

基于DSP的多周期调节的软件锁相环设计

为保障UPS与电网之间平滑可靠地进行切换和负载电压波形不发生畸变,UPS逆变器输出电压和电网电压的频率、相位必须保持一致。该文研究了基于多周期调节原理,采用数字信号处理器芯片TMS320LF2407A实现软件锁相环的设计方法,实现逆变输出电压对市电电压的可靠跟踪,并给出了软件设计流程图和硬件电路。实验结果验证了该方法的有效性和可行性。     

S波段全相参捷变频雷达收发中频部件设计

提出了一种由直接数字频率合成、倍频链和锁相环构成的二次变频方案,实现了宽带捷变频多普勒雷达收发中频部件系统设计。综合考虑频率合成器和雷达收发射频前端电路的设计要求,在保证频谱纯度的条件下,利用锁相环产生捷变频宽带本振,较好地将中心频率为50MHz的低频窄带线性扫频脉冲调制信号变频到具有500MHz带宽的S波段。给出了采用该方案的实验结果。     

感应电动机锁相调速研究

本文叙述应用锁相环原理、计算机技术及变频技术对三相感应电动机进行锁相调速控制，能使感应电动机在转动角上与参考信号频率的相位严格保持一致。这一方案的完整调速系统模型已设计完成，通过实验所获得的数据与设计目标基本相符，此技术适用于同步传动和调速精度要求很高的方面。     

一种简易的宽带PLL的Chirp_UWB通信的相干解调方法

提出了采用宽带调制跟踪环+积分处理的检测方式对Chirp信号进行解调,并用Matlab进行了性能仿真。仿真结果表明,该方法与匹配滤波器的解调方式性能相当,且该方法实现的电路具有成本低、灵活性强、应用价值高以及易于集成等优点。