共查询到20条相似文献,搜索用时 453 毫秒
1.
2.
NoC节点编码及路由算法的研究 总被引:1,自引:1,他引:0
NoC的设计和实现受到芯片的面积、功耗、深亚微米效应的限制.将拓扑结构和节点编码相结合,提出一种基于约翰逊码的二维平面编码.该编码隐含了Torus网络拓扑结构以及网络节点之间的连接关系并且有很好的扩展性,能够简化Torus拓扑结构上路由算法的实现和降低硬件成本.基于此编码和利用X-Y路由的路由确定性特点,提出改进X-Y路由,在中间节点只需要3或5个逻辑运算,降低路由的计算复杂性和硬件成本.最后,进行了节点结构设计.提出的编码不仅用于NoC的路由方面而且在NoC任务映射方面有重要应用. 相似文献
3.
杨涛 《计算机光盘软件与应用》2011,(12)
在传统分组交换结构中,存在较大的延时和抖动。KPR环上的每个结点对数据包的处理简化了结点间操作。当结点失效或者链路发生故障的时候,RPR有保护措施,保证环网的连通性。KPR技术城域网在宽带业务、AG业务得到应用。 相似文献
4.
片上网络模拟器的设计涉及到片上网络的拓扑结构、路由器结构、路由算法、性能分析等诸多方面.从NoC模拟器设计的角度,研究并讨论模拟器所采用的拓扑结构,路由器结构及数据包格式,介绍拓扑结构模拟、IP核模拟、路由模拟,并且用面向对象语言C++实现一个NoC模拟器系统. 相似文献
5.
主要提出了一种基于RPR 环网中的带宽公平分配方案。该方案以RIAS 公平为原则,首先为环网中的每个数据流确定一条瓶颈链路,然后根据瓶颈链路的约束条件得出各数据流速率的取值范围,并最终为环网上所有的数据流确定一个可行的速率分配。给出了该方案具体的运作机制,并通过实例进一步验证了该方案能达到RIAS公平的要求,实现环网上链路带宽的公平分配与充分利用。 相似文献
6.
7.
为了优化测试时间,提高片上网络(NoC)资源内核的测试效率,结合NoC测试特点,提出一种基于超立方体拓扑结构的NoC测试规划优化方法。该方法针对超立方体结构自身优势设计一种具有部分自适应能力的E-cube路由算法,增加测试过程中对路由节点和通信链路的利用率;通过引入混度序列和压缩因子对粒子算法进行改进,增加种群多样性。在ITC’02国际标准电路测试集上进行对比实验,结果表明,与其他方法相比,该方法测试时间最大优化率可达17.38%,有效缩短了测试时间。 相似文献
8.
9.
在大规模并行系统中,系统级互连网络的设计至关重要.InfiniBand作为一种高性能交换式网络被广泛应用于大规模并行处理系统中.mesh/torus拓扑结构相较于目前普遍应用于InfiniBand网络的胖树拓扑结构拥有更好的性能与可扩展性.尽管如此,研究发现,用传统的mesh/torus拓扑结构构建InfiniBand互连网络存在诸多问题.分析了传统网络拓扑结构的缺陷,并提出了一种基于InfiniBand的多链路mesh/torus互连网络.这种改进型的拓扑结构通过充分利用交换机间的多链路可以获得比传统mesh/torus网络更高的带宽.另外,同时给出了与该网络拓扑结构相配套的高效路由算法.最后,通过网络仿真技术对提出的算法进行了评估,实验结果显示提出的路由算法相较于其他路由算法拥有更好的性能与可扩展性. 相似文献
10.
构建和维持一个高带宽路由结构是P2P流媒体中的一个重要问题。针对节点频繁地加入和退出覆盖会话的现状,本文设计了基于链路可用带宽的负载均衡路由算法LBR,利用已知的物理拓扑知识,在多条路由路径中选择一条对网络可用带宽影响最小的路由路径,得到轻负载的覆盖边。该算法能够动态维护高带宽的多播树,平衡覆盖会话中节点间的负载和链路间的流量。仿真实验表明,在动态环境下算法能够缓解路由上的拥塞问题,达到负载均衡的效果。 相似文献
11.
12.
在云存储技术中,云存储系统的数据容错十分重要,直接关系到整个系统的可用性。当前多数分布式存储系统通过多副本来保证数据的可用性,然而,多副本存储方式也使得数据存储空间翻倍增加,为了降低存储空间,提高数据可用性,有些分布式存储系统开始采用纠错码技术来提高数据可用性和降低数据存储空间占用。通过对MooseFS分布式文件系统进行分析,提出了一种基于MooseFS的纠错码实现方法。通过数据存储效率测试,该方法能够保证常用的“热数据”按照多副本存储,不常用的“冷数据”按照纠错码方式存储,在保证可靠性的同时极大地降低了多副本方式空间占用量。 相似文献
13.
14.
随着芯片密度的不断增加和对可靠性要求的不断提高,高性能处理器的容错设计越来越受到关注.对近年来高性能处理器的差错校正技术进行了分析和比较,它们被分为时钟级差错恢复、指令级差错恢复、线程级差错恢复以及重构等4类,研究对象包括研究方案、原型和产品.研究结果表明,以片上多处理器和/或同时多线程为特征的高性能处理器除了沿用传统的容错技术之外,多以固有的、旨在为改善性能而重复设置的硬件资源为基础来设计容错机制和调度方案. 相似文献
15.
16.
17.
本文提出了网络工程中数据库应用系统的容错设计模型,探讨了一些容错处理方法,在应用中,可有效地避免数据丢失错乱等事故。 相似文献
18.
Fault-tolerant computing: fundamental concepts 总被引:2,自引:0,他引:2
The basic concepts of fault-tolerant computing are reviewed, focusing on hardware. Failures, faults, and errors in digital systems are examined, and measures of dependability, which dictate and evaluate fault-tolerance strategies for different classes of applications, are defined. The elements of fault-tolerance strategies are identified, and various strategies are reviewed. They are: error detection, masking, and correction; error detection and correction codes; self-checking logic; module replication for error detection and masking; protocol and timing checks; fault containment; reconfiguration and repair; and system recovery 相似文献
19.
针对目前存储系统中的DAS、NAS存储方案存在的单点故障与性能瓶颈问题,介绍了一种新型的智能网络磁盘(IntelligentNetwork Disk,IND)存储系统结构,提出了一种面向智能网络磁盘存储系统的文件数据容错算法,理论分析和仿真实验结果表明:多个智能网络磁盘(IND)采用这种容错算法时,其并行数据读取性能良好,已经具备很强的单点容错能力;这表明文中提出的文件数据容错算法能够实现智能网络磁盘之间的容错处理。 相似文献
20.
Martin Hoffmann Peter Ulbrich Christian Dietrich Horst Schirmeier Daniel Lohmann Wolfgang Schröder-Preikschat 《Software Quality Journal》2016,24(1):87-113
Arithmetic error coding schemes are a well-known and effective technique for soft-error mitigation. Although the underlying coding theory is generally a complex area of mathematics, its practical implementation is comparatively simple in general. However, compliance with the theory can be lost easily while moving toward an actual implementation, which finally jeopardizes the aspired fault-tolerance characteristics and effectiveness. In this paper, we present our experiences and lessons learned from implementing arithmetic error coding schemes (AN codes) in the context of our Combined Redundancy fault-tolerance approach. We focus on the challenges and pitfalls in the transition from maths to machine code for a binary computer from a systems perspective. Our results show that practical misconceptions (such as the use of prime numbers) and architecture-dependent implementation glitches occur at every stage of this transition. We identify typical pitfalls and describe practical measures to find and resolve them. This allowed us to eliminate all remaining silent data corruptions in the Combined Redundancy framework, which we validated by an extensive fault-injection campaign covering the entire fault space of 1-bit and 2-bit errors. 相似文献