基于嵌入式逻辑分析仪SignalTapⅡ的系统调试技术研究

首先介绍了嵌入式逻辑分析仪SignalTapⅡ的基本原理和操作流程,并结合实例详细说明了SignalTapⅡ在系统调试过程中的应用。使用SignalTapⅡ对系统进行调试,解决了器件管脚不够或不方便外挂测试工具等软硬件调试的困难,避开了电路板测试时连接器引起的信号完整性问题。实验结果表明,该方法大大减少了系统调试、验证时间,缩短了设计周期,提高了系统设计的灵活性。     

SignalTapⅡ在NiosⅡ系统设计中的应用

随着逻辑设计任务复杂性的不断提高,在设计验证中投入的时间和花费也会不断增加.为了解决这些问题,可以将一种高效的硬件测试手段和传统的系统测试方法相结合来完成,这就是嵌入式逻辑分析仪的使用.介绍SignalTap Ⅱ基于逻辑分析核的嵌入式逻辑分析仪的特点及使用方法的介绍,并结合实例说明SignalTapn Ⅱ为SOPC设计不仅可以提供了实时可视性,还可以大大减少了验证过程的时间.     

逻辑分析仪SignalTap Ⅱ在系统级调试中的应用

嵌入式逻辑分析仪SignalTap Ⅱ是Quartus Ⅱ软件中第二代系统级调试工具,它可以用来捕捉目标芯片内部信号节点处的信息,而又不影响原硬件系统的正常工作.通过一个多波形信号发生器的设计实例,详细阐述SignalTap Ⅱ的工作流程和参数设置方法.实验结果表明,该测试方法操作方便,实时性较高,能够加快系统的开发流...     

SignalTapⅡ在N-ios Ⅱ系统调试中的应用

SignalTapⅡ过系统级调试工具，它允许设计者能过下载电缆在PLD运行期间监视内部信号，观察这些信号的波形。NiosⅡ嵌入式处理器是ALTERA一款通用的RISC结构的CPU，设计灵活，功能强大。在NiosⅡ设计中应用SignalTapⅡ，能够为设计提供SOPC设计的实时可视性，可大大减少调试，验证过程花费的时间。     

SignaITapⅡ在Nios(R)Ⅱ系统调试中的应用

SignalTapⅡ是系统级调试工具,它允许设计者通过下载电缆在PLD运行期间监视内部信号,观察这些信号的波形.Nios(R)Ⅱ嵌入式处理器是ALTERA一款通用的RISC结构的CPU,设计灵活,功能强大.在Nios(R)Ⅱ设计中应用SignalTapⅡ,能够为设计提供SOPC设计的实时可视性,可大大减少调试、验证过程花费的时间.     

SignalTapⅡ在Nios~Ⅱ系统调试中的应用

SignalTapⅡ是系统级调试工具,它允许设计者通过下载电缆在PLD运行期间监视内部信号,观察这些信号的波形。Nios~Ⅱ嵌入式处理器是ALTERA一款通用的RISC结构的CPU,设计灵活,功能强大。在Nios~Ⅱ设计中应用SignalTapII,能够为设计提供SOPC设计的实时可视性,可大大减少调试、验证过程花费的时间。     

基于SignalTap Ⅱ和Modelsim的联合仿真技术

提出了一种应用仿真软件modelsim和逻辑分析仪Signal Tap II联合使用的新方法,此方法利用嵌入式逻辑分析工具SignalTapⅡ采样真实的输入信号,经由TCL语言转换为Modelsim中的激励文件,利用Modelsim强大的仿真能力排查错误,解决了实际调试过程中编译时间长和bug重现率低等问题。     

Avalon总线的音频编解码控制器IP核设计

介绍了基于Avalon总线的WM8731音频编解码控制器IP核的设计,包括音频数据访问接口模块和Avalon-MM接口模块等,并利用SOPC技术将其封装成可重用的IP核.自定义IP核的使用,有效降低了该芯片的开发难度,同时也使系统易于扩展和升级,具有较高的灵活性.在Quartus Ⅱ和ModelSim下使用VHDL语言完成了控制器的设计、仿真以及Nios Ⅱ系统的构建,并通过SignalTap Ⅱ逻辑分析仪进行了硬件测试.仿真和测试结果表明,该控制器满足WM8731各项时序要求.     

AD9883A基于FPGA的I2C初始化模块设计

简述I2C总线的原理;介绍几种I2C接口芯片的初始化方法;以AD9883A的初始化为例,重点说明基于FPGA的I2C配置模块,在QuartusⅡ软件中进行了I2C 总线主从模式下的仿真,并用其内嵌逻辑软分析仪SignalTapⅡ 完成了硬件调试.     

采用HDPLD实现高速ⅡR数字滤波器

以ⅡR数字滤波器的基本理论为依据,利用查找表结构确定了ⅡR高速数字滤波器的硬件实现方案,按照层次化、模块化的设计思路,使用VHDL硬件描述语言,采用高密度可编程逻辑器件进行了高速ⅡR滤波器的这一应用技术问题的硬件设计并进行了仿真.     

基于Verilog的曼彻斯特Ⅱ型码解码器设计

为研制1553B总线转换卡,给出了一种基于硬件描述的曼彻斯特Ⅱ型码解码器设计方案;该方案先利用Verilog语言描述少量逻辑单元(LE),构成逻辑处理模块,继而搭建出解码器;针对干扰问题,提出了边缘检测法识别同步头并寻找时钟基准和多数判定法解码曼彻斯特Ⅱ型码两种方法,并对不同模块之间同步等问题进行了研究;经过在EDA开发环境中进行时序仿真,结果显示设计满足需求,正确识别了状态/命令同步头,且曼彻斯特Ⅱ型码解码正确无误。     

制造资源计划MRPⅡ系统

制造资源计划MRPⅡ系统（ManufacturingResourcesPlanning）是指以物料需求计划MRP（MaterialRequirementsPlanning）为核心，对物资运动和资金运动统一管理的闭环经营生产管理系统。MRPⅡ为制造业提供了科学的管理思想和处理逻辑。本文着重阐述了它的哲学思想、系统功能和效益机理。本文从应用角度出发，总结了我国经济高速发展的十几年里，企业在MRPⅡ应用方面的经验与教训，强调指出MRPⅡ应用的现实性和必要性，以及实施中应注意的问题，特别是用户化修改问题，以推动MRPⅡ在我国的应用及发展。     

基于QuartusⅡ 7．2自定制PWM外设的研究

本文重点阐述了PWM自定义逻辑元件在QuartusⅡ7．2软件上的添加和调试过程．以及QuartusⅡ7．2和QuartusⅡ6．0软件在定制自定义外设时的区别。     

双NiosⅡ软核在嵌入式系统中的应用

在Altera公司提供的高性能FPGA芯片中嵌入双NiosⅡ软核,设计实现64路视频点播系统。在SOPCBuilder和QuartusⅡ开发工具中,将NiosⅡ处理器和用户自定义逻辑集成到FPGA芯片上,实现多路视频节目同时播放。该设计减小了系统体积,提高了处理速度,增强了系统的实用性,可以为车栽视频点播系统提供高速视频数据流。     

基于Nios Ⅱ的嵌入式高速逻辑分析仪

文章介绍了如何在Cyclone芯片中嵌入和定制NiosⅡ软处理器,嵌入触发模块、数字锁相环和数据缓存模块,从而设计高速逻辑分析仪.分析仪能够采集速率高达50MBs的8路逻辑信号,并用LCD显示波形.也能够与PC机实时通信和数据传榆,用PC机完成对所测逻辑信号的存储、处理和显示.     

Ⅱ型模糊控制综述

Ⅱ型模糊集合是传统Ⅰ型模糊集合的扩展,其特征是隶属度值本身为模糊集合.基于Ⅱ型模糊集合的Ⅱ型模糊控制器可以同时有效地处理语言和数据不确定性,在高小确定场合具有明显超过相应Ⅰ型控制器的性能表现.本文首先对Ⅱ型模糊集合及系统理论进行了概述,然后对Ⅱ型非自适应模糊控制器Ⅱ型自适应模糊控制器和Ⅱ型自组织模糊控制器的研究进展分别...     

基于NiosⅡ的USB接口模块设计

Nios Ⅱ是Altera公司推出的第二代IP软核处理器,它与其他IP核构成了SOPC系统的主要部分。用户可以通过自定义逻辑的方法在SOPC设计中添加自己开发的IP核。这种用户自定义逻辑具有灵活高效等特性,充分体现了SOPC设计的优越性。本文简要介绍了Nios II设计架构,然后通过一个USB控制器的接口模块设计实例,详细介绍了Nios II设计中用户自定义逻辑的实现方法和效果,同时给出了对USB控制器SL811HS的底层读写函数。     

数字调制器载波产生电路的FPGA设计

数字调制器载波产生电路的FPGA实现通常都是基于查找表的方法,为了达到高精度要求,需要耗费大量的ROM资源去建立庞大的查找表。文中提出了一种基于流水线CORDIC算法的实现方案,可有效地节省FPGA的硬件资源,提高运算速度。电路在FPGA芯片EP1C12Q240C8上实现,并通过QuartusⅡ嵌入式逻辑分析仪SignalTapⅡ对硬件进行了实时测试,测试结果验证了设计的正确性及可行性。     

利用MATLAB增强MAX PLUS Ⅱ的仿真功能

介绍了一种利用工具软件ＭＡＴＬＡＢ强大的数学功能来增强ＡＬＴＥＲＡ公司的可编程逻辑器件设计软件 ＭＡＸ＋ ＰＬＵＳⅡ的仿真功能、提高设计品质的方法,有较强的针对性。     

基于Nios Ⅱ的通用数字调制器设计与实现

给出了基于Nios Ⅱ的通用数字调制器的实现方法,具体说明了系统的基本原理、总体结构、硬件设计,以及软件流程等.该系统把可编程逻辑的固有优势集成到嵌入处理器的开发流程中,具有高度的灵活性、可重配置功能,便于升级和扩展,适于软件无线电的应用.