SignaITapⅡ在Nios(R)Ⅱ系统调试中的应用

SignalTapⅡ是系统级调试工具,它允许设计者通过下载电缆在PLD运行期间监视内部信号,观察这些信号的波形.Nios(R)Ⅱ嵌入式处理器是ALTERA一款通用的RISC结构的CPU,设计灵活,功能强大.在Nios(R)Ⅱ设计中应用SignalTapⅡ,能够为设计提供SOPC设计的实时可视性,可大大减少调试、验证过程花费的时间.     

基于嵌入式逻辑分析仪SignalTapⅡ的系统调试技术研究

首先介绍了嵌入式逻辑分析仪SignalTapⅡ的基本原理和操作流程,并结合实例详细说明了SignalTapⅡ在系统调试过程中的应用。使用SignalTapⅡ对系统进行调试,解决了器件管脚不够或不方便外挂测试工具等软硬件调试的困难,避开了电路板测试时连接器引起的信号完整性问题。实验结果表明,该方法大大减少了系统调试、验证时间,缩短了设计周期,提高了系统设计的灵活性。     

SignalTapⅡ在N-ios Ⅱ系统调试中的应用

SignalTapⅡ过系统级调试工具，它允许设计者能过下载电缆在PLD运行期间监视内部信号，观察这些信号的波形。NiosⅡ嵌入式处理器是ALTERA一款通用的RISC结构的CPU，设计灵活，功能强大。在NiosⅡ设计中应用SignalTapⅡ，能够为设计提供SOPC设计的实时可视性，可大大减少调试，验证过程花费的时间。     

SignalTapⅡ在Nios~Ⅱ系统调试中的应用

SignalTapⅡ是系统级调试工具,它允许设计者通过下载电缆在PLD运行期间监视内部信号,观察这些信号的波形。Nios~Ⅱ嵌入式处理器是ALTERA一款通用的RISC结构的CPU,设计灵活,功能强大。在Nios~Ⅱ设计中应用SignalTapII,能够为设计提供SOPC设计的实时可视性,可大大减少调试、验证过程花费的时间。     

在NiosⅡ系统设计中SignalTabⅡ的应用

通过对Altera公司的SignalTap Ⅱ基于逻辑分析核的嵌入式逻辑分析仪的特点及使用方法的介绍,并结合实例说明SignalTap Ⅱ为SOPC设计,提供了实时可视性,减少了验证过程的时间,     

NiosII的I2C控制IP及其在成像系统中的应用

详细介绍一种I2C控制IP的工作原理及其可编程寄存器,给出该IP在CMOS数字成像中的应用实例。该实例基于可编程片上系统（SOPC）技术设计,在NiosⅡIDE中通过编写程序来实现系统功能,并通过QuartusⅡ软件自带的SignalTapⅡ进行验证。结果表明,在CMOS成像领域选用该IP核,系统能充分利用SOPC技术的优势,具有扩展性好、控制灵活、开发周期短等特点。     

基于FPGA和USB接口的多通道导航信号采集系统设计

针对无线电导航系统中多通道信号处理需求,设计了一种基于FPGA和USB接口的低成本、快速、和高可靠性的多通道数据采集系统;详细介绍了系统结构以及FPGA控制SRAM芯片实现数据缓存的关键技术,运用FPGA内部的硬件调试工具(SignalTapⅡ)验证了系统数据传输的可靠性能;系统可靠传输速度可达20Mbytes/s,可广泛用于多路、高速信号采集场合,已投入到实际应用。     

基于SignalTap Ⅱ和Modelsim的联合仿真技术

提出了一种应用仿真软件modelsim和逻辑分析仪Signal Tap II联合使用的新方法,此方法利用嵌入式逻辑分析工具SignalTapⅡ采样真实的输入信号,经由TCL语言转换为Modelsim中的激励文件,利用Modelsim强大的仿真能力排查错误,解决了实际调试过程中编译时间长和bug重现率低等问题。     

Avalon总线的音频编解码控制器IP核设计

介绍了基于Avalon总线的WM8731音频编解码控制器IP核的设计,包括音频数据访问接口模块和Avalon-MM接口模块等,并利用SOPC技术将其封装成可重用的IP核.自定义IP核的使用,有效降低了该芯片的开发难度,同时也使系统易于扩展和升级,具有较高的灵活性.在Quartus Ⅱ和ModelSim下使用VHDL语言完成了控制器的设计、仿真以及Nios Ⅱ系统的构建,并通过SignalTap Ⅱ逻辑分析仪进行了硬件测试.仿真和测试结果表明,该控制器满足WM8731各项时序要求.     

基于FPGA的Ultra DMA数据记录系统

根据ATA接口协议,采用Ultra DMA(Ultra direct memory access)模式设计了一种脱机的高速数据记录系统.选择高性能的EP2C8Q208C8芯片,在Quartus Ⅱ开发平台上使用VHDL语言编程.运用Quartus I集成的内部逻辑分析软件SignalTap Ⅱ进行实时验证,实验结果显示数据被准确写入硬盘,实现了Ultra DMA数据记录的功能.由于设计不需要主机控制,具有体积小、灵活性高、速度快的优点.     

基于PCIe总线的高速数据采集卡设计与实现

针对高速数据采集系统中对数据实时处理和高速传输的需要,使用Altera公司FPGA提供的PCIeIP硬核设计了一种基于PCIe总线的高速数据采集卡.重点从采集卡整体设计、硬件接口以及软件程序实现等几个方面进行分析阐述,并针对其高带宽的优势,比较详尽地介绍了PCIe总线的高速DMA数据传输状态机的实现方法.在QuartusⅡ11.0开发环境下利用SignalTapⅡ在线调试并进行实际传输验证,测试表明该采集卡的传输速度满足了高速采集领域的要求,并且性能稳定.     

AD9883A基于FPGA的I2C初始化模块设计

简述I2C总线的原理;介绍几种I2C接口芯片的初始化方法;以AD9883A的初始化为例,重点说明基于FPGA的I2C配置模块,在QuartusⅡ软件中进行了I2C 总线主从模式下的仿真,并用其内嵌逻辑软分析仪SignalTapⅡ 完成了硬件调试.     

小卫星模拟系统中多路串行通信系统设计

针对小卫星模拟系统中星载计算机与相机载荷通信及控制问题,研发多路串行通信控制系统。系统设计采用Host-Target模式,在星载计算机(Host)端软件实现多路通信管理子系统,设计基于现场可编程门阵列(FPGA)的相机载荷分控单元(Target);同时,在RS-232通信协议基础上提出一种多路串行通信协议,完成星载计算机与相机载荷分控单元的通信控制。用SignalTapⅡ逻辑分析工具捕捉FPGA内部实时信号对系统性能进行验证,结果表明该系统可对单一或者多路相机载荷进行灵活控制与管理。     

IEEE 1394b VersaPHY的IP核设计与实现

文章提出了VersaPHY的IP核的实现方案;根据VersaPHY协议,分析了VersaPHY的标签、数据包和寄存器,完成了VersaPHY的IP核设计;在Altera QuartusⅡ开发平台上,结合Verilog HDL语言和其自带的IP CORE实现了VP-Label寻址的数据包(读请求包、读响应包、写请求包、写响应包)的接收和发送;最后借助于QuartusⅡ集成开发环境提供的SignalTapⅡ逻辑分析仪进行验证,结果表明,该系统可以实现不同速度(100Mb/s、200Mb/s、400Mb/s、800Mb/s)的VersaPHY的数据包的传输,工作稳定可靠,满足实际应用需求。     

SignalTapⅡ在NiosⅡ系统设计中的应用

随着逻辑设计任务复杂性的不断提高,在设计验证中投入的时间和花费也会不断增加.为了解决这些问题,可以将一种高效的硬件测试手段和传统的系统测试方法相结合来完成,这就是嵌入式逻辑分析仪的使用.介绍SignalTap Ⅱ基于逻辑分析核的嵌入式逻辑分析仪的特点及使用方法的介绍,并结合实例说明SignalTapn Ⅱ为SOPC设计不仅可以提供了实时可视性,还可以大大减少了验证过程的时间.     

基于FPGA的猝发式直扩载波同步技术研究与实现

针对短时猝发式直扩系统中大频偏情况下信号载波的捕获和跟踪问题,提出了一种集扫频、FFT频率估计和数字锁相环技术于一体的载波同步实现方案。基于Matlab进行方案仿真和基于FPGA平台进行硬件实现,并通过EDA软件SignalTap工具实时捕获数据完成方案可行性验证。结果表明,该方案可以满足系统设计要求。     

基于SignalTap II的数据采集系统设计与调试

随着芯片集成度的提高及封装技术的发展,系统设计与调试变得越来越困难,基于Quartus II软件自带的第二代系统级调试工具SignalTap II,采用EP4CE15F17C8的FPGA开发板为实验平台,以AD9280为核心进行数据采集系统的设计和调试。结果表明,采用SignalTap II可以有效地提高系统设计效率,增强对系统内部数据变化的监测,为复杂的数字系统设计调试提供了一种高效、便捷的方法。     

基于FPGA实现的高速等效采集系统

基于FPGA设计一个高速等效采集系统,采样速率高达1 GHz.通过对被测信号的周期进行测量,动态配置锁相环,使采样时钟的周期刚好比被测信号的周期大1ns,从而完成对被测信号的等效采样.系统采用Quartus Ⅱ软件进行系统模块设计,使用NIOS IDE Ⅱ软件完成软件代码的实现.该系统在以Cyclone Ⅲ FPGA芯...     

基于LABVIEW 的汽车检测系统的设计

提出了一种基于LABVIEW并符合OBDⅡ的汽车检测系统的设计方法。借助信号发生器VI对系统进行仿真,最终得出该系统的设计方法是有效和可行的。此系统以OBDⅡ为基础,首先对OBDⅡ系统中使用的基于SAE J1979协议中规定的标准检测命令和车载ECU报文发送格式进行分析,其次通过LABVIEW软件先后设计系统主程序VI和能模仿符合OBDⅡ工作模式的信号发生器VI,最后结合虚拟串口工具在微机上进行仿真并得出结果。在介绍OBDⅡ相关内容之后,着重阐述了在LABVIEW开发环境下的软件设计方法和仿真过程。     

机器人结构动力学对其力控制系统的影响

本文利用 Lagrnge 动力学方程对两种机器人力控制系统进行了分析与比较,即(Ⅰ)机器人-力传感器-工件,在此系统中,由力传感器测得的力信号直接反馈给机器人,机器人根据此信号调整其末端机构的最终位置;(Ⅱ)MACRO/MICRO-力传感器-工件,此系统先由 MACRO 完成粗运动,然后 MICRO 根据反馈的力信号进行精微调整,实现末端机构的最终定位.分析表明,系统Ⅱ比系统Ⅰ更稳定.