SignalTapⅡ在N-ios Ⅱ系统调试中的应用

SignalTapⅡ过系统级调试工具，它允许设计者能过下载电缆在PLD运行期间监视内部信号，观察这些信号的波形。NiosⅡ嵌入式处理器是ALTERA一款通用的RISC结构的CPU，设计灵活，功能强大。在NiosⅡ设计中应用SignalTapⅡ，能够为设计提供SOPC设计的实时可视性，可大大减少调试，验证过程花费的时间。     

SignaITapⅡ在Nios(R)Ⅱ系统调试中的应用

SignalTapⅡ是系统级调试工具,它允许设计者通过下载电缆在PLD运行期间监视内部信号,观察这些信号的波形.Nios(R)Ⅱ嵌入式处理器是ALTERA一款通用的RISC结构的CPU,设计灵活,功能强大.在Nios(R)Ⅱ设计中应用SignalTapⅡ,能够为设计提供SOPC设计的实时可视性,可大大减少调试、验证过程花费的时间.     

基于嵌入式逻辑分析仪SignalTapⅡ的系统调试技术研究

首先介绍了嵌入式逻辑分析仪SignalTapⅡ的基本原理和操作流程,并结合实例详细说明了SignalTapⅡ在系统调试过程中的应用。使用SignalTapⅡ对系统进行调试,解决了器件管脚不够或不方便外挂测试工具等软硬件调试的困难,避开了电路板测试时连接器引起的信号完整性问题。实验结果表明,该方法大大减少了系统调试、验证时间,缩短了设计周期,提高了系统设计的灵活性。     

逻辑分析仪SignalTap Ⅱ在系统级调试中的应用

嵌入式逻辑分析仪SignalTap Ⅱ是Quartus Ⅱ软件中第二代系统级调试工具,它可以用来捕捉目标芯片内部信号节点处的信息,而又不影响原硬件系统的正常工作.通过一个多波形信号发生器的设计实例,详细阐述SignalTap Ⅱ的工作流程和参数设置方法.实验结果表明,该测试方法操作方便,实时性较高,能够加快系统的开发流...     

基于QuartusⅡ软件的CPU模块设计

随着电子设备的进一步发展,QuarmsⅡ软件的应用也随之越来越重要了。文章给出了利用QuartusⅡ软件所设计出的CPU模块。所设计的CPU模块能对编程中输入的信号进行复制,用户在NiosSDK Shell中以指令的形式执行软件的编辑、运行、调试和下载,能查看最终输出的结果。     

基于Nios-Ⅱ的FPGA系统设计与研究

FPGA内嵌Nios-Ⅱ软核具有成本低、灵活性高、生产周期短等特点,广泛应用于智能电子产品、医疗电子设备、无线通信产业中。本文主要研究了基于FPGA内嵌Nios-Ⅱ软核的性能及其应用,重点进行硬件和软件的设计,其中软核设计是通过Quartus-Ⅱ软件里的SOPC-builder开发工具进行设计;最后FPGA内嵌Nios-Ⅱ软核可以根据实际需求定制所需要的外设接口,灵活可变。调试方式引入了仿真器,可以进行寄存器、变量实时查询,改变以往FPGA只能通过仿真和测试端口进行调试的不便局面。本次设计通过验证满足ADC采样误差精度、PWM占空比精度、中断响应速度等设计要求,并能够进行正常的通信。     

基于NiosⅡ的SOPC多处理器系统设计方法

详细地阐述基于NiosⅡ和FPGA的多处理器系统的实现机制,讨论利用硬件互斥核实现多处理器资源共享的方法,并给出硬件设计的具体步骤以及软件设计、调试方法和关键技术;利用Altera公司提供的QuartusⅡ、SOPC Builder和NiosⅡ IDE等开发工具,通过一个3处理器系统设计实例,验证了设计方法的正确性,实现了3处理器对存储器资源的共享.     

μC/OS-Ⅱ在VC下的移植

μC/OS-Ⅱ是一款非常优秀的嵌入式实时操作系统内核,近年来在国内学习和应用得特别广.与一般μC/OS-Ⅱ移植文章不同,本文讲述的是μC/OS-Ⅱ在VC这个特定开发平台下的移植,其目的是为了更好地调试和学习μC/OS-Ⅱ,主要涉及到μC/OS-Ⅱ的移植和VC下μC/OS-Ⅱ虚拟环境的建立,这两者的结合是本文的重点和难点.     

μC/OS-Ⅱ在VC下的移植

μC/OS-Ⅱ是一款非常优秀的嵌入式实时操作系统内核,近年来在国仙学习和应用得特别广。与一般μC/OS-Ⅱ移植文章不同,本文讲述是μC/OS-Ⅱ在VC这个特定开发平台下的移植,其目的是为了更好的调试和学习μC/OS-Ⅱ。主要涉及到μC/OS-Ⅱ的移植和VC下μC/OS-Ⅱ虚拟环境的建立,这两者的结合是本文的重点和难点。     

基于Nios Ⅱ的多生理参数处理系统的设计

以Nios Ⅱ软核处理器为核心的多生理参数系统数据处理平台的搭建,在FPGA中嵌入32位Nios Ⅱ软核系统,用以控制信号的采集、处理、存储与显示等功能。Nios Ⅱ系统设计以Nios Ⅱ软核为核心,将全部的接口电路集成在同一片FPGA上,结构简单,易于修改,具有很高的性价比。     

APPLEⅡ机上超长程序动态调试的实现

本文介绍了一个简单实用的方法,使长达32K以上的程序能在APPLE—Ⅱ微机上进行动态仿真调试。     

基于SOPC/NiosⅡ的心音信号特征提取与记录系统

心音信号是衡量人体心脏状态的一个重要生物信息,对于心音信号的特征提取有着积极的医学意义;设计了一种基于SOPC/NiosⅡ的心音信号特征提取与记录系统,系统硬件由预处理模块、AD转换模块、显示与传输模块等构成;在FPGA芯片上构建SOPC系统,使用NiosⅡ软核对心音信号数据进行计算分析,提取特征信息;实验结果表明:系统能够很好地采集病人的心音,能够将心音信号进行经验模态分解,并能得到其频谱图和短时平均能量图;同时将数据进行无线传输,使得医护人员可以远程监控病人的心脏状态。     

基于uC/OS-Ⅱ嵌入式系统的数据采集系统

本文提出了一种以ARM9处理器S3C2410和实时嵌入式操作系统uC/OS-Ⅱ为基础的数据采集方案。详细介绍了硬件设计、uC/OS-Ⅱ移植、应用任务的实现、软件编程调试以及在应用过程中的注意事项。用VisualC在标准PC机上编写了数据采集程序,并将该数据采集程序成功应用于实际的温度、水位监测系统,实现了在PC机上温度、水位的实时监测。     

基于Nios Ⅱ的伪随机序列信号发生器IP核设计

根据Nios Ⅱ嵌入式系统的Avalon总线规范,提出了一种伪随机序列信号发生器IP核的设计方法,详细介绍了IP核的硬件和软件设计。该方法采用自定制组件的软硬件协同设计,实现了阶次与码字时长可调的伪随机序列信号发生器IP核设计。在可控震源信号发生器设计中对IP核进行验证,证明了其可行性和正确性。     

基于QuartusⅡ 7．2自定制PWM外设的研究

本文重点阐述了PWM自定义逻辑元件在QuartusⅡ7．2软件上的添加和调试过程．以及QuartusⅡ7．2和QuartusⅡ6．0软件在定制自定义外设时的区别。     

ⅡR数字滤波器的FPGA仿真与实现

采用自顶向下的模块化设计思想,介绍了一种采用级联结构在FPGA上实现ⅡR数字滤波器的设计方案.设计ⅡR数字滤波器的二阶节,将二阶节ⅡR数字滤波器级联实现高阶ⅡR数字滤波器,从而实现通过修改外围参数来改变滤波器的频率响应,根据不同的要求在不同规模的FPGA上加以实现.     

在NiosⅡ系统设计中SignalTabⅡ的应用

通过对Altera公司的SignalTap Ⅱ基于逻辑分析核的嵌入式逻辑分析仪的特点及使用方法的介绍,并结合实例说明SignalTap Ⅱ为SOPC设计,提供了实时可视性,减少了验证过程的时间,     

QuartusⅡ 11．1版支持Arria V和Cyclone V FPGA

Altera公司推出QuartusⅡ软件11．1版。这一新版软件扩展了Altera 28 nm FPGA支持,包括对Arria V和Cyclone V FPGA的编译支持,还增强了对Stratix V FPGA的支持。QuartusⅡ软件11．1版增加了支持Altera系统级调试工具——系统控制台。系统控制台提高了调试的抽象级,能够与Altera Signal TapⅡ嵌入式逻辑分析器等底层调试工具协同工作,从而大幅度缩短验证时间。     

基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计研究

介绍了利用NIOSⅡ软核处理器设计嵌入式测试系统的两类系统架构,详细讲述了基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计方法;最后结合EP2C8Q-208C8型FPGA芯片,利用Verilog语言描述A/D芯片的工作时序逻辑,利用NIOSⅡ软核处理器设计串口处理单元,将A/D采集的数据通过串口发送到计算机显示。实践表明,利用NIOS II软核处理器设计嵌入式测试系统,具有开发周期短,系统集成度高,功能灵活多样等特点,与传统利用单片机设计嵌入式测试系统相比,具有时钟频率高、运行速度快、调试方便等特点,是一种值得推广的嵌入式测试系统设计方法。     

基于NiosⅡ的PCI Express接口卡的设计

根据NiosⅡ软核处理器的组成原理,提出了一种基于NiosⅡ的PCI-Express(简称PCIE)接口卡的设计方法,研究了系统对LVDS信号的处理和应用PCIE总线接口通信的过程;详细讨论了系统各功能模块的实现原理,并对各模块进行了实际的分析和测试,测试结果表明该接口卡性能稳定,可以有效地完成数据传输。