基于PCIe的多路传输系统的DMA控制器设计

为了避免PCIe传输过程中PIO写延时、主机与嵌入式处理系统交互次数过多等问题对于传输带宽的影响,设计了一种基于命令缓冲机制的直接存储访问（DMA）控制器以提高传输带宽利用率。采用FPGA端内部设置命令缓冲区的方式,使得DMA控制器可以缓存PC端的数据传输请求,FPGA根据自身需求动态地访问PC端存储空间,增强了传输灵活性;同时,提出一种动态拼接的DMA调度方法,通过合并相邻存储区访问请求的方式,进一步减少主机与硬件的交互次数和中断产生次数。系统传输速率测试实验中,DMA写最高速率可达1631 MB/s,DMA读最高速率可达1582 MB/s,带宽最大值可达PCIe总线理论带宽值的85.4%;与传统PIO方式的DMA传输方法相比,DMA读带宽提升58%,DMA写带宽提升36%。实验结果表明,本设计能够有效提升DMA传输效率,明显优于PIO方式。     

NAND Flash的驱动程序设计

以三星公司K9F2808UOB为例,设计了NAND Flash与S3C2410的接口电路,介绍了NAND Flash在ARM嵌入式系统中的设计与实现方法,并在U-Boot上进行了验证。所设计的驱动易于移植,可简化嵌入式系统开发。     

UM-BUS总线测试系统中PCIe的设计与实现

UM-BUS总线单通道理论带宽可达200 Mb/s,采用16通道并发传输时,理论带宽可达400 MB/s,其测试系统需要在数据采集终端与PC之间建立不低于此带宽的通信通道。PCIe1.1采用4通道传输时理论带宽可达1 GB/s,满足了UM-BUS总线测试系统的传输带宽需求,由此设计实现了UM-BUS总线测试系统的PCIe1.1 x4链路通道的应用方案,给出了基于FPGA的PCIe总线的BMD传输方案。测试结果表明,该方案实际传输速度可达550 MB/s,满足UM-BUS总线测试系统的带宽需求。     

基于FPGA的全国产PCIe总线隔离多串口卡的设计与实现

针对基于PCIe总线通用RS422/485串行接口板卡无法完全国产化问题,设计了一种基于复旦微JFM7K325T高性能FPGA,通过逻辑实现PCIe总线控制、UART串口控制的多通道隔离串口板卡。模块包括FPGA电路、电源电路、隔离RS422/RS485接口电路、FPGA逻辑,上位机通过PCIe总线实现多路串行接口的数据收发。实际测试结果表明,多通道串行接口可实现常用波特率连续读写,数据稳定,各通道电地单独隔离。该设备应用稳定可靠。     

基于PCIe的DMA传输在UM-BUS测试系统中的设计与应用

动态可重构高速串行总线(UM-BUS)是一种利用多通道并发冗余的方式来实现总线动态容错的高速串行总线。它的测试系统可以实现对总线的通信过程进行监测、存储与分析。由于测试系统需要在数据采集终端与PC之间建立高带宽的通信通道,设计了UM-BUS总线测试系统的PCIe2.0 x1通道的应用方案,设计并实现了基于FPGA的PCIe总线DMA数据传输方案。实验测试结果表明,实际传输速度可以稳定达到200 MB/s以上,完全满足总线测试系统中对数据传输速率的要求。     

基于LPC总线的FPGA高速初始化配置系统设计

介绍了一种FPGA初始化配置的方法。根据FPGA配置的基本原理,基于LPC总线协议,采用CPLD Super-Flash模式。以高速Flash芯片49LF008A作为配置数据的存储器件,对CPLD器件XC95144编程产生实现初始化配置的时序逻辑,并实现LPC总线接口控制功能。设计出的基于LPC总线的配置电路,由于采用从并模式和存储芯片的高速读取,使得FPGA初始化配置速度得到极大提高,配置电路得到简化,同时实现配置系统成本降低的外在需求。     

基于PCIe总线的数据采集卡设计与实现

为了实现对多路高速光信号采集,利用FPGA设计基于PCIe总线的数据采集系统;对PCIe总线低速Slave通道与高速DMA通道的关键算法进行了研究;首先,介绍了数据采集卡的硬件构成及基本工作原理,提出了PCIe总线算法需要解决的数据传输问题;然后,分析数据采集卡PCIe总线低速Slave通道和高速DMA通道原理以及实现的关键算法;通过Modelsim和SignalTap工具分别对数据传输算法进行功能验证和在线仿真;最后,将设计数据采集卡互联PCIe上位机进行实际测试;实验结果表明,本设计PCIe总线采用X4接口模式,数据传输系统的数据上传峰值速率为615.38 MB/s,可以满足稳定可靠、高带宽、模块化等要求。     

基于嵌入式Linux的JFFS2的研究与实现

JFFS2是基于Flash存储器是日志文件系统,是公认的嵌入式Linux文件系统。MTD驱动程序是专门为Flash设备所设计的,并且支持CFI方式访问Flash存储器。主要研究了JFFS2文件系统下,如何实现CFI方式访问Flash存储器、Flash设备分区等关键技术。并介绍了JFFS2文件系统的内核配置及编译方法。     

ECP系统列车总线电源设计

根据ECP系统列车总线电源的设计需求,选择推挽正激和单端反激两种DC／DC电路拓扑作为列车总线电源的电路拓扑,并设计了列车总线电源的控制程序,最后进行了地面联调试验。试验结果表明设计的列车总线电源满足ECP系统的工作要求。     

嵌入式可信终端TPM接口的研究与实现

针对当前嵌入式系统中存在的安全问题,提出带有可信机制的安全解决方案.给出了嵌入式可信终端的总体架构,然后分析了TPM的访问接口,最后讨论了在通用嵌入式开发平台上通过SMBus总线扩展TPM的方法,并介绍了嵌入式系统TPM设备驱动程序的设计.     

基于CPCI总线的高速数据记录系统设计

针对地空信息传输系统中对下行链路高速数据记录的需求,设计了紧凑型外部设备互联（CPCI）总线的数据接收记录系统。介绍了系统的组成以及硬件模块设计和软件设计方法,对CPCI接口、本地总线接口以及接口速率适配电路给出了详细设计说明,并对CPCI总线能够达到的实际数据传输速率进行了理论分析。通过实际测试,数据接收系统满足任务需求。     

电力机房一体化可信监控装置设计

提出了一种新型机房一体化可信监控装置设计方案。该方案所选核心芯片LS1043A具备超强边缘计算能力,利用PCIe总线扩展构建7个数据通道,桥接远端业务终端与功能扩展板,支持四遥、串口、4G/5G模块业务应用,亦可根据具体需求适配不同类型扩展板,另外通过6路千兆以太网网络衔接智能化远程监控终端。本方案高效实用,充分利用PCIe总线多元化扩展性特点,实现多通道多业务数据并行采集,有效简化了动力环境监控系统部署环节,应用场景广阔。     

VXI内嵌式控制器的硬件设计与实现

VXM内嵌式控制器是VXI总线测试平台的重要硬件平台。介绍了一种基于嵌入式PC的VXI内嵌式控制器的硬件设计与实现,并以PCI－VXI总线接口设计为重点,详细讨论了同步／异步总线转换电路、具有系统控者能力的VME接口电路以及VXI扩展电路的设计与实现。     

基于嵌入式Linux的JFFS2的研究与实现

JFFS2是基于Flash存储器是日志文件系统，是公认的嵌入式Linux文件系统。MTD驱动程序是专门为Flash设备所设计的，并且支持CFI方式访问Flash存储器。主要研究了JFFS2文件系统下，如何实现CFI方式访问Flash存储器、Flash设备分区等关键技术，并介绍了JFFS2文件系统的内核配置及编译方法。     

基于FPGA的PCIe总线接口的DMA控制器的设计

采用Altera公司FPGA提供的PCIe PHY IP和Synopsys公司提供的PCIe Core IP提出了一种PCIe总线接口的DMA控制器的实现方法,并搭建了4通道的PCIe传输系统。利用Synopsys VIP验证环境对系统进行了仿真验证,利用Altera Stratix V EX系列FPGA搭建平台进行了实际传输验证,验证了数据读写的正确性,在进行DMA读写事务操作时总线带宽峰值分别达到了1 547 MB/s和1 607 MB/s,能满足大部分实际应用中对数据传输的速率要求。     

基于Nios Ⅱ的WTB网络节点机的设计与配置

绞线式列车总线(WTB)是TCN制订的用于列车级车载数据通信的总线标准;根据WTB标准和实际的功能需求设计出系统框架方案,该方案采用FPGA作为核心器件,将Altera的Niso Ⅱ软核处理器与WTB控制逻辑集成在单片FPGA内,并利用CPLD配置控制器从Flash存储器中读取配置文件对基于Nios Ⅱ的嵌入式可编程逻辑器件FPGA进行系统配置和配置文件升级的新方案;大幅度地减小了产品的体积和重量,降低了硬件开发成本.     

基于FPGA的PCIe总线DMA控制器的设计与验证

PCIe总线是为了解决高速率高带宽提出的新一代总线,随着处理器技术的发展,在互连领域中,PCIe总线的使用越来越多;为了实现上位机与FPGA之间的高速数据交换,基于FPGA设计了能够高速传输数据的DMA控制器,本设计的验证是基于北京航天测控公司开发的6槽机箱、嵌入式控制器(基于PCIe总线)、以及数字I/O模块;设计实现了嵌入式控制器与数字I/O模块之间的数据传输,并且通过了验证,证明了DMA控制器功能的正确性;加入DMA控制器后,写数据传输速率达到610MB/s,提高到了原来的7倍;读数据传输速率达到492MB/s,提高到原来的11倍,满足系统的设计要求;该控制器在大带宽的数据传输中有广泛的应用。     

多核DSP系统高速传输核心的IP设计

针对现代高性能嵌入式系统对高速数据传输的应用需求,RapidIO高速串行总线作为新一代嵌入式系统互联总线,具有高速度、低延时、高可靠性等特性,能够很好地适应嵌入式多核DSP系统高速数据传输的要求。本文介绍了互联总线的发展过程,分析了高速串行RapidIO协议特点,针对多核DSP领域嵌入式系统的要求,给出了基于串行Ra-pidIO总线互联的核心IP设计。     

基于FPGA的PXIe总线DMA设计与实现

PXIe总线标准是PCIe总线的工业扩展.通过对基于FPGA的PCIe IP Core的研究,在FPGA上实现了PXIe总线,并提出了PXIe总线DMA的新设计.从DMA作为总线主设备和总线从设备两种功能出发,设计了两个DMA通道,分别完成数据读和包的传输.并且设计了将小块离散数据整合成连续数据块的优化算法,使四通道PXIe能达到500MB/s的读写速度.经过实际信号的测试,验证了DMA模式数据传输的正确性及传输带宽.该系统可以满足高速PXIe总线传输带宽的要求,在工程应用中有显著的参考价值.     

基于ARM微处理器的智能化PXI总线扩展卡的设计

在测控系统的研制中，为适应复杂的测控场合，满足较高的系统实时性，通常需要采用智能化总线扩展卡，该类板卡具有板载微处理器，可作复杂的计算处理，减少主板CPU的工作量。结合嵌入式计算技术和目前测控领域十分流行的PXI计算机总线技术的研究，阐述了基于ARM微处理器的智能化PXI总线扩展卡的设计思路和开发方案。详细介绍了PXI总线接口的设计，板载ARM微控制器的电路连接方法，以及微控制器通过双口RAM和主板CPU之间的数据交换技术。并通过具体的智能化板卡设计实例，阐明了设计方案的实际应用。