基于有限状态机实现全双工可编程UART

异步协议是广泛应用于数据链路层的串行通信协议，文中基于该协议用VHDL设计了全双工可编程UART（Uni—versal Asynchronous Receiver Transmitter，通用异步收发器）。重点讨论了使用FSM（有限状态机）技术进行接收器和发送器两大核心模块的设计实现，以及接收器能够正常工作的关键技术——倍频采样技术；此外本设计在采样的同时实现串并转换，它比传统的方法能少一个周期的时钟消耗。设计的UART在Quartus Ⅱ4．0中通过了全部功能仿真。     

基于VERILOG-HDL的简化异步收发器的设计与仿真

该文阐述了通用异步收发器(UART)异步串行通信原理,介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块。该文基于Verilog语言实现了接收器和发送器这两个UART的内部核心功能模块,通过Modelsim对相应Verilog-HDL程序的仿真,验证了其异步串行数字接收和发送的功能。     

基于VERILOG—HDL的简化异步收发器的设计与仿真

该文阐述了通用异步收发器（UART）异步串行通信原理,介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块。该文基于Verilog语言实现了接收器和发送器这两个UART的内部核心功能模块,通过Modelsim对相应Verilog-HDL程序的仿真,验证了其异步串行数字接收和发送的功能。     

UART用户模组使用

本刊前两期分别介绍了PSoC3的SPI总线和I2C总线,通过一些实例介绍了这两种总线的使用技巧和配置方法,本文将介绍PSoC3的UART模组,通过本文,读者可以了解和掌握的UART模组的工作原理和配置技巧,并根据实例实现PSoC3与PC机通信。一、UART模组简介UART(Universal Asynchronous Receiver/Transmitter,通用异步收发器),俗称RS-232或RS485,由通用异步接收器和发送器两部分组成,是一个全双工异步收发器,通过接收器和发送器实现同时接收和发送数据。PSoC3内置的UART模组的主要特性有:     

基于单片机和CPLD的串行通信帧协议转换系统

介绍一种基于MCS51单片机和Altera公司的MAX7000S系列CPLD的全双工异步串行通信帧协议转换系统的设计与实现.重点介绍了异步串行通信收发器(UART)的CPLD实现;以及单片机在未知待接收串行通信帧的帧长和界定符的情况下,对串行数据流按时域分帧的方法.     

基于FPGA的UART设计与应用

针对通用异步收发器(UART)的特点,提出一种基于FPGA芯片的嵌入式设计算法,其中包括状态机设计技术和层次设计方法,实现了数据传输的全双工收/发功能,设计了UART的功能测试电路。结果表明,该设计具有可编程收/发数据位数和提供功能扩展等优点。     

基于FPGA的通用异步串行接口IP软核设计与实现

设计了一种基于现场可编程门阵列(FPGA)的通用异步串行控制器(UART)的IP核,该核符合串行通信协议,具有可重配置、可扩展性、灵活性、兼容性、功耗低的优点,适合于SOC应用。设计使用Verilog HDL硬件描述语言在QuartusII环境下进行设计、综合、布局布线,在Model Sim下仿真,最后在FPGA上嵌入UART的IP核实现异步串行通信功能。     

基于UART的智能卡接口IP核设计

分析了UART核的结构和智能卡的传输协议,提出一种基于UART核的智能卡接口IP核的设计。该设计以成熟的UART核为基础,无需编写异步串口的时序与接口逻辑,仪在串口核中增加收发缓冲器和协议处理等模块,减少了工作量并缩短了开发周期。最后对所设计的IP核进行仿真和实际测试,结果表明该IP核设计正确,运行稳定,适合在多卡系统中应用。     

异步收发通信端口(UART)的FPGA实现

文章介绍了一种在现场可编程门阵列（FPGA）上实现UART的方法？首先阐述了UART异步串行通信原理．然后介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块，以及用硬件描述语言Verilog来开发UART通信接口电路的FPGA实现。系统结构进行了模块化分解，使之适应自顶向下（Top—Down）的设计方法。最后给出功能仿真结果。验证了整个设计的正确性和可靠性．     

LC-6402通用异步接收发送器的研制

一、概况:LC-6402是 CMOS 大规模集成电路,它是一个通用异步接收发送器(UART),是计算机或微处理器和串行数据通道的接口电路。其中接收器把串行数据(包括起动位、数据位、奇偶校验位和停机位)变为并     

一种简易的UART IP核的设计与实现

文章主要介绍一种简易通用的UART IP核的设计。UART作为一种短距离、低成本通信的串行传输接口,随着嵌入式系统的迅速发展,已成为SoC(System on Chip)芯片中的一个重要部件,在数字通信中得到了广泛的应用。本设计在对UART的串行通信协议进行详细分析的基础上,采用Verilog HDL语言对ALTERA的Cyclone系列FPGA进行设计,用一片FPGA实现了UART的发送、接收和波特率发生等功能,并验证了结果。这种灵活的设计方法使整体设计紧凑、小巧,提高了系统的兼容性,节约了硬件成本,具有较强的推广价值。     

基于Verilog-HDL的UART串行通讯模块设计及仿真

UART协议是数据通信及控制系统中广泛使用的一种全双工串行数据传输协议,在实际工业生产中有时并不使用UART的全部功能,只需将其核心功能集成即可。波特率发生器、接收器和发送器是UKRT的三个核心功能模块,利用Verilog-HDL语言对这三个功能模块进行描述并加以整合,通过Modelsim仿真,其结果完全符合UART协议的要求。     

基于FPGA的智能串口模块设计

基于FPGA的智能串口模块用于扩展3U Comapct PCI工业控制计算机的RS232串行接口。智能串口模块在硬件设计采用FPGA,在FPGA内部实现NiosⅡ软核,作为处理器实现串行通讯的智能控制功能,通过设计通用异步串行控制器（UART）IP核,实现串行接口的通讯协议,使模块具集成度高、有可灵活配置性、易功能扩展等优点,模块采用处理器管理串行接口的数据收发,从而提高了串行接口数据传输的稳定性,降低了在传输过程中出现数据丢失现象的几率。     

基于FPGA的视频图像处理器的串行通信设计

提出了一种在FPGA上实现视频图像处理器分系统与系统之间的数据串行通信设计方法,采用UART串行数据传输协议,传输波特率可设置调整,采用视频场同步信号作为发送器发送控制信号,实现视频图像处理的实时性要求。串口采用双口RAM实现与视频图像处理部分的异步通信。设计中大量采用参数化设计,使用灵活、通用性强,可实现FPGA与一般串口通信系统通信。设计程序下载到FPGA芯片中,通信数据完全正确,电路工作稳定、可靠。     

支持IRDA协议UART的IP核设计

IP核技术是片上系统(SOC)设计的重要技术，已成为目前微电子设计的热点和主要方向。本文根据划分功能模块的层次化设计方法，设计支持红外通信协议IRDA1．0的UART IP核，并以此说明在集成电路中IP核的设计及复用的重要性。     

基于Lua脚本语言的嵌入式UART通信方案设计

针对变电站中采用UART串口通信规约进行信息传递的各种外围设备,在需要与其进行通信的IED智能装置的开发中,设计了一种基于Lua脚本语言的嵌入式通信方案。通过该方案,可将具体串口报文规约的组建和解析交给Lua脚本进行处理,使设计者在具体装置的软件开发中,仅关注其与外围设备以及Lua脚本间交互接口的设计,而不用关心具体的串口通信规约,从而提供了一种装置串口通信的现场可配置化方案,提高了装置应用的灵活性。     

DSP和TL16C752在无人机GPS导航系统中的应用

针对某无人机导航系统通信数据量大、实时性高,GPS信息关键的特点, 设计了一种基于DSP和外扩串口收发芯片TL16C752的GPS数据接收方案:包括硬件接口电路和软件实现.介绍了TL16C752的特点和使用方法,选择GARMIN的GPS15L接收机,解决了因为DSP的两个UART异步通讯串口中断级别比较低,容易被其他系统或外设中断的问题,提高了中断级别,保证了GPS数据的完整性.实际飞行实验证明该方法实现了无人机GPS定位数据的接收,系统简单,可靠.     

基于SOPC的某机载数传设备板级检测实现

本文根据某机载数传设备各SRU电路特性、接口通信协议,给出了基于SOPC的某机载数传设备板级检测的硬件电路模块和软件设计方法。利用生成多项式提取设备和各SRU输出的三线制长数据串的特征值,并实现了基于NiosII的UART与PC机进行串行通信,从而达到了该设备板级故障自动检测的目的。通过测试,该系统具有速度快、可靠性高等优点。