基于VERILOG-HDL的简化异步收发器的设计与仿真

该文阐述了通用异步收发器(UART)异步串行通信原理,介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块。该文基于Verilog语言实现了接收器和发送器这两个UART的内部核心功能模块,通过Modelsim对相应Verilog-HDL程序的仿真,验证了其异步串行数字接收和发送的功能。     

异步收发通信端口(UART)的FPGA实现

文章介绍了一种在现场可编程门阵列（FPGA）上实现UART的方法？首先阐述了UART异步串行通信原理．然后介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块，以及用硬件描述语言Verilog来开发UART通信接口电路的FPGA实现。系统结构进行了模块化分解，使之适应自顶向下（Top—Down）的设计方法。最后给出功能仿真结果。验证了整个设计的正确性和可靠性．     

利用80C196MC PTS 实现异步串行通信

异步串行通讯在单片机通讯中占据了相当重要的地位,因此大多教单片机都配备了UART来支持异步通讯.当单片机不支持UART时,利用别的方法实现异步串行通信就显得非常有意义.本文在分析异步串行通信规范的基础上,总结了实现异步串行通信的条件.然后深入讨论了80C196MC外设事务服务器实现异步串行通信的机理和时序.最后就异步串行通信编程实现中的一些要点和难点进行了分析.     

异步串行通信程序的编制

该文根据异步串行通信的特点,分析了UART8250与MODEM的相互关系,讨论了编制异步串行通信程序中的中断机制、流量控制、数据缓冲等关键问题,并给出了设计例程。     

基于FPGA的UART IP核设计与实现

本文设计了一种基于FPGA的UART核,该核符合串行通信协议,具有模块化、兼容性和可配置性,适合于SoC应用.设计中使用Verilog HDL硬件描述语言在Xilinx ISE环境下进行设计、仿真,最后在FPGA上嵌入UART IP核实现了电路的异步串行通信功能.     

基于FPGA的通用异步串行接口IP软核设计与实现

设计了一种基于现场可编程门阵列(FPGA)的通用异步串行控制器(UART)的IP核,该核符合串行通信协议,具有可重配置、可扩展性、灵活性、兼容性、功耗低的优点,适合于SOC应用。设计使用Verilog HDL硬件描述语言在QuartusII环境下进行设计、综合、布局布线,在Model Sim下仿真,最后在FPGA上嵌入UART的IP核实现异步串行通信功能。     

TMS320C54XX系列DSP与PC机间串行通信的实现

目前大多数数字信号处理器(DSP)芯片上未提供通用异步串行收发器(UART),只提供2～3个同步串行接口,其与微机及其它设备进行串行通信时,必须在DSP上扩展异步串行接口。以美国TI公司TMS320C54XX系列DSP为例,采用MAXIM公司的MAX3111异步串行收发器,研究了理想的接口扩展方案。论述了这种方案的软、硬件实现。该方案硬件连接简单,软件编程方便,可实现DSP与PC机间的串行通信,具有很高的工程应用价值。     

PIC单片机软件异步串行口实现技巧

在用单片机开发各种嵌入式应用系统时,异步串行通信是经常要用到的一种通信模式,很多应用中还要求实现多路异步串行通信。大家平时熟悉的各种厂家的单片机,绝大部分片上只提供一个硬件UART模块,利用它可以方便实现一路串行通讯。PIC系列单片机也不例外,在其丰富的产品家族成员中,除高端系列(PIC17/18)一些型号片上带有两路硬件UART模块外,其它大部分型号片上只有一路UART,一些低端廉价的PIC单片机甚至还不带硬件UART。为了提高系统的性能价格比,就要求设计工程师用软件增加实现一路或多路异步串行通信。很多工程师对用软件实现的UART在可靠性和效率方面持怀疑态度,其实关键问题是看软件采用何种方式来实现可靠的UART功能。 在讨论具体实现方式前,我们先来简单回顾一下异步串行通信的格式定义。发送一个完整的字节信息,必须有“起始位”、“若干数据位”、“奇偶校验位”和“停止位”;必须定义每位信息的时间宽度——每秒发送的信息位个数,即为“波特率”。单片机系统中常用的波特率从300～19200 b/s。当波特率为1200 b/s时,每个信息位的时间宽度为1/1200≈833μs;无数据通信时,数据线空闲状态应该是高电平,“起始位”为低电平,数据位低位先发且后跟奇偶校验位(若有),“停止位”为高电平,如图1所示     

基于单片机和CPLD的串行通信帧协议转换系统

介绍一种基于MCS51单片机和Altera公司的MAX7000S系列CPLD的全双工异步串行通信帧协议转换系统的设计与实现.重点介绍了异步串行通信收发器(UART)的CPLD实现;以及单片机在未知待接收串行通信帧的帧长和界定符的情况下,对串行数据流按时域分帧的方法.     

一种基于TMS320C55x DSP的UART通信设计

全双工异步串行通信在TMS320C55xDSP上的通常实现方式是利用DSP的McBSP接口加外接芯片实现,这种设计方法增加了实现UART的硬件成本和电路设计复杂度.提出了一种直接利用DSP的MCBSP接口和DMA通道实现UART的方法,给出了使用C语言和CSL的编程方法.与传统实现方法相比,具有实现成本低,硬件电路简单,移植性强等特点,稍加修改可应用于C5000和C6000各系列芯片中.     

基于有限状态机实现全双工可编程UART

异步协议是广泛应用于数据链路层的串行通信协议,文中基于该协议用VHDL设计了全双工可编程UART(Uni-versal Asynchronous Receiver Transmitter,通用异步收发器)。重点讨论了使用FSM(有限状态机)技术进行接收器和发送器两大核心模块的设计实现,以及接收器能够正常工作的关键技术———倍频采样技术;此外本设计在采样的同时实现串并转换,它比传统的方法能少一个周期的时钟消耗。设计的UART在Quartus II 4.0中通过了全部功能仿真。     

一种简易的UART IP核的设计与实现

文章主要介绍一种简易通用的UART IP核的设计。UART作为一种短距离、低成本通信的串行传输接口,随着嵌入式系统的迅速发展,已成为SoC(System on Chip)芯片中的一个重要部件,在数字通信中得到了广泛的应用。本设计在对UART的串行通信协议进行详细分析的基础上,采用Verilog HDL语言对ALTERA的Cyclone系列FPGA进行设计,用一片FPGA实现了UART的发送、接收和波特率发生等功能,并验证了结果。这种灵活的设计方法使整体设计紧凑、小巧,提高了系统的兼容性,节约了硬件成本,具有较强的推广价值。     

四串口芯片26C94在飞控计算机中的应用

本文介绍了4串口扩展芯片26C94的特性和外部接口电路，讨论了由嵌入式计算机PC104和26C94等构成的某飞控机串口通信系统，给出了系统的硬件接口电路和部分软件编程。     

一种基于Modbus协议的UART可靠通信

针对UART异步串口通信规范和可靠问题,提出一种基于Modbus协议的UART通信规范实现方案。在该方案中,使用LM3S8962的异步串口,实现PC与LM3S8962的硬件连接;应用Modbus标准协议,采用CRC校验,实现PC与LM3S8962之间的软件准确通信。实验结果表明,该方案具有低成本、高速率、高稳定性等特点。     

基于FPGA的智能串口模块设计

基于FPGA的智能串口模块用于扩展3U Comapct PCI工业控制计算机的RS232串行接口。智能串口模块在硬件设计采用FPGA,在FPGA内部实现NiosⅡ软核,作为处理器实现串行通讯的智能控制功能,通过设计通用异步串行控制器（UART）IP核,实现串行接口的通讯协议,使模块具集成度高、有可灵活配置性、易功能扩展等优点,模块采用处理器管理串行接口的数据收发,从而提高了串行接口数据传输的稳定性,降低了在传输过程中出现数据丢失现象的几率。     

基于PIC单片机的软串口的实现

讨论了基于PIC MCU软件实现通用异步串口通讯的方法和与其他方法的比较.     

单片机串行通讯技术在数据采集系统中的应用

能够完成异步通信的硬件电路称为UART,即通用异步接收器/发送器(Universal Asynchronous Receiver/Transmitter),本文介绍了应用8051单片机一主机多从机组成的串行异步通讯接口技术进行数据采集,采用RS-485标准接口通信,其抗干扰能力强,可与32台从机通讯,传输距离可达1200m,最大传送速率1Mb/S.     

基于Verilog-HDL的UART串行通讯模块设计及仿真

UART协议是数据通信及控制系统中广泛使用的一种全双工串行数据传输协议,在实际工业生产中有时并不使用UART的全部功能,只需将其核心功能集成即可。波特率发生器、接收器和发送器是UKRT的三个核心功能模块,利用Verilog-HDL语言对这三个功能模块进行描述并加以整合,通过Modelsim仿真,其结果完全符合UART协议的要求。