在CVI中如何使用C 语言

介绍了在CVI中通过DLL的方式来使用C 语言的编程方法,给出了实现例子,并验证了其有效性。实现了在CVI中使用C 语言的程序设计。     

一种基于多FPGA的SoC验证方法

片上系统(SoC)是芯片设计的发展趋势,现场可编程门阵列(FPGA)验证是芯片设计中最重要的环节之一。基于Altera公司的FPGA和静态时序分析工具TimeQuest的应用,提出了一种使用两个或多个FPGA器件验证复杂SoC的方法,分析了使用多个FPGA器件进行功能验证对于SoC设计的重要性,介绍了FPGA时序约束的具体设置方式;并把这种方法应用在实例中,测试结果显示通过使用这种方式可以快速有效的实现对大规模、复杂时序SoC的功能验证。     

验证包含黑盒的电路设计的有效方法

在超大规模集成电路设计中，为了进行早期的设计错误检测与调试或层次化验证，常常需要使用含黑盒的设计验证方法，该文提出了一种结合逻辑模拟和布尔可满足性的黑盒验证方法，用于验证设计中黑盒外部的功能正确性，该方法使用量化的合取范式(CNF)来表示电路中出现的未知约束，并且不需要修改电路结构，有效地节省了计算资源，此外，通过使用随机并行模拟增强了可满足性算法的错误检测能力，通过对ISCA’85电路的实验表明了该方法不仅比以往同类算法速度快，而且具有较好的错误检测能力。     

基于UVM和Matlab搭建的DVB-S编码调制系统验证平台

提出了一种用于测试一个DVB-S编码调制系统的功能验证平台。该平台使用高级验证方法学(Universal Verification Methodology,UVM)搭建了验证平台的主要结构,并在验证平台中使用外接Matlab作为复杂数字信号处理的参考模型。介绍了功能验证平台的主要结构和组件的设计,详细介绍了UVM通过直接编程接口(Direct Programming Interface,DPI)以C++为桥梁与Matlab连接的设计方法。通过实际仿真验证比较,使用这种方法搭建的联合平台比纯硬件语言Verilog语言搭建的仿真验证平台在验证时间上缩短了近50%,避免了对复杂信号处理验证模型的硬件语言设计,提高了针对复杂信号处理系统验证平台的搭建效率。     

基于APB总线接口的USART IP核设计与验证

针对传统UART IP核设计中存在的使用场景单一、不能支持同步通信的不足，设计了一款基于APB总线接口的USART外设。采用模块化设计方式通过Verilog语言对APB总线数据传输模块、寄存器组模块、串行数据发送模块、串行数据接收模块、波特率发生模块进行了详细设计，并使用Simvision软件通过UVM验证方法学对电路的异步/同步通信功能进行验证。验证结果表明，设计的IP核在实现异步数据收发的基础上可实现基于SPI协议的同步数据收发，相较于传统的UART IP核设计，具有更强的普适性。     

密钥交换过程的SDL模型分析

分析了一个信息安全产品的SDL设计模型,说明了密钥加密密钥交换的状态迁移过程,讨论了在使用SDL分析工具对模型进行分析、模拟、验证甚至代码生成中涉及的一些问题.通过实例分析,说明了形式化技术在工程中特别是安全系统的设计开发过程中的应用过程.特点是运用SDL,分析得出了密钥加密密钥交换的框架结构,并使用比特状态探测算法对其进行了验证.     

Verifier提高验证完备性

随着集成电路设计技术的不断发展,电路设计中经常出现一些问题。因此,设计验证技术成为了电路设计中不可或缺的部分。如何提高验证完备性,是验证技术的难题之一。本文介绍了Cadence最新发布的适用于模拟设计的ADE Verifier的工具使用流程,以及根据海思业务需求定制的使用方法。该工具整合了验证工具ADE Explorer和ADE Assembler的特性,完善了模拟电路设计验证流程,解决了模拟设计验证完备性中的问题。     

利用VC编程实现共享软件的使用限制

本文通过分析共享软件使用限制功能的设计要求,编码实现了可重用的C 类,由于采取了注册表和伪系统文件双重验证的方式,实际使用中效果良好。     

基于SystemC的寄存器传输级编程方法探讨

寄存器传输级建模在数字电路设计、仿真,验证过程中应用广泛.在介绍使用SystemC进行数字电路设计的优势后,详细阐述了基于SystemC的RTL设计方法.随后针对RTL设计需要较深的专业知识、代码复用率低、验证困难等问题,分析了一种计算模型--有限状态机的基本原理,并在此基础上提出了面向状态的RTL编程解决方案.两种不同方法均以通用移位寄存器的建模为例.最终通过对比仿真,展示了使用面向状态方法编程在寄存器传输级设计过程中的一系列优点.     

基于Flex软件的图像滤镜系统设计

图像在我们的生活中扮演重要的角色,图像处理技术是我们研究的一个热门方向,本文提出了一种基于Flex软件的图像滤镜系统。简述了设计过程,介绍了系统的使用方法,最终通过实验验证了设计的正确性。     

一种基于Feistel结构和WTS的分组密码

AES为新的数据加密标准,通过研究分组密码算法加密的整体结构和AES加密算法,文中设计了一种基于Feistel结构和WTS策略的分组密码算法FWTS。 FWTS采用Feistel结构,轮函数借鉴AES的WTS策略,分组长度为256 bits,密钥长度为128 bits,192 bits,256 bits。通过依赖性测试表明,FWTS算法4轮充分满足雪崩效应、严格雪崩准则和完备性。通过不可能差分分析,FWTS算法的6轮不可能差分所需的时间复杂度要大于AES算法的6轮不可能差分的时间复杂度。FWTS算法的安全性不低于AES算法。通过效率测试表明FWTS的加密效率要高于AES。     

AES加密算法电路设计

AES(Advanced Encryption Standard)加密算法是美国国家标准与技术研究所(NIST)用于加密电子数据的最新规范,用于取代加密安全性已经日渐降低的DES(Data Encryption Standard)算法。本文主要讨论AES算法的电路设计。AES加解密可以共用一套电路并且某些步骤可以合并。     

基于NiosⅡ用户自定义指令的AES算法实现

提出一种采用AES算法和RSA算法相结合的混合加解密算法,并采用Altera的NiosII软核用户自定义指令功能实现该混合加解密算法。文中主要对该混合加解密算法中的AES算法进行了设计、论述,通过对AES算法的轮变换和密钥扩展两部分算法的分析,并在NiosII软核上实现其自定义指令,就可以使用简单的几条语句快速地实现AES算法,大大地提高了算法实现的灵活性,最后给出了使用NiosII用户自定义指令实现与使用VerilogHDL实现AES算法效果的对比分析。     

AES算法中基于流水线的可逆S盒设计与实现

AES中S盒是一个非线性的字节代替变换,在AES算法中占有较大的比重,也是整个AES加解密硬件实现的关键模块.分析基于费马定理的正逆S盒算法原理及特点,使用Verilog HDL设计可逆S盒电路,通过FPGA实现正逆S盒运算.电路引入可装配的流水线结构,设计一种小规模、快速的可逆S盒运算电路,既可实现正S盒运算,又可实现逆S盒运算,加速S盒运算的过程,减小AES加解密电路的规模,对AES算法的硬件实现具有实际价值.     

基于NiosⅡ用户自定义指令的AES算法实现

提出一种采用AES算法和RSA算法相结合的混合加解密算法,并采用Altera的NiosII软核用户自定义指令功能实现该混合加解密算法。文中主要对该混合加解密算法中的AES算法进行了设计、论述,通过对AES算法的轮变换和密钥扩展两部分算法的分析,并在NiosII软核上实现其自定义指令,就可以使用简单的几条语句快速地实现AES算法,大大地提高了算法实现的灵活性,最后给出了使用NiosII用户自定义指令实现与使用VerilogHDL实现AES算法效果的对比分析。     

基于AES算法的Cache Hit旁路攻击

AES加密快速实现中利用了查表操作,查表的索引值会影响Cache命中率和加密时间,而查表的索引值和密钥存在密切关系。通过分析AES最后一轮加密过程中查表索引值与密文和最后一轮子密钥的关系,以及它们对Cache命中与否和加密时间长短的影响,提出一种利用Cache hit信息作为旁路信息对AES进行旁路攻击的技术,在Intel Celeron 1.99 GHz和Pentium4 3.6 GHz CPU的环境中,分别在221和225个随机明文样本的条件下,在5 min内恢复了OpenSSL v.0.9.8(a)库中AES的128 bit密钥,并介绍防御这种攻击途径的手段。     

AES算法及其在DSP中优化实现

AES（高级加密标准）是为了取代旧的DES（数据加密标准）而制定的,它具有更高的安全性能。本文简要阐述了AES算法,并为适应信息安全领域中音视频高速数据流所需的实时、现场和透明加密的要求,探讨了AES算法的优化问题。最后,本文给出了优化AES在DSP中的具体实现。     

适合AES算法硬件实现的新S盒

为了提高AES算法在硬件平台上的实现性能，通过对AES算法S盒构造原理进行分析，构造了一个新S盒。与AES算法的S盒相比，新S盒在硬件实现时将使用更少的硬件资源并具有更快的运行速度，因而更适合在低档硬件上实现。同时，分析并证明了新S盒不会影响修改后的AES算法的强度。     

对AES算法硬件实现的面积优化的研究

本文从AES算法入手,对有效缩减面积的多类硬件实现方法设计进行了研究.这些方法主要有三类:对单独的层(layer)分别进行优化;将相邻的层组合在一起进行优化;将加解密的相关模块集成优化.最后,基于SMIC0.18CMOS工艺,提出了一种有效缩减面积的设计,在满足实用要求的情况下,该设计有效的减少了芯片的面积.     

超混沌系统和AES结合的图像加密算法

针对传统AES（高级加密标准）加密算法存在密钥空间小、固定不变等缺点,提出了一个新的超混沌系统和AES结合的图像加密算法。该算法首先利用超混沌Qi系统产生超混沌序列,截取混沌序列作为AES加密算法的目标密钥,且截取过程中引入了明文图像像素的平均值作为参数,以适应明文图像的变化。然后,将目标密钥代入AES加密算法进行两轮循环加密,且每轮加密过程中的S盒和轮密钥由混沌序列产生,增强了密钥的随机性。仿真实验结果表明,该算法能够很好地结合两者的优点,达到很好的加密效果。