Ⅱ 高速缓冲存贮器

本文详细地叙述了确立85型机存贮系统的高速度缓冲存贮器,它代表了85型机与360系统其它型机在基本结构上的独处之处。 讨论了高速缓冲存贮器的结构和操作,包括中央处理机所要数据的定位和恢复技巧。 叙述了确定采用高速缓冲存贮器所进行的内部性能研究,对选取的结构形态的性能和具有80毫微秒主存贮器的一台理论上的系统的性能做了比较。最后讨论并用图表示出了改变高速缓冲存贮器参数的结果。     

高性能单片存贮器

本文包括三篇译文: (1)“高性能单片存贮器”——介绍IBM360/85系统等应用的高速双极缓冲存贮器的系统考虑、逻辑型式以及外围电路和使用情况。 (2)“64位平面双扩散存贮器芯片”——介绍上述存贮器所用的双极存贮芯片、工艺结构,布线图形和器件性能。 (3)“一种新型高性能双极单片存贮单元”——介绍上述存贮器阵列单元的电路原理、工艺图形设计及性能参数。     

紧密耦合多处理器系统中的高速缓冲存贮器结构

当前技术发展的趋势是处理器与存贮器之间速度的差距越来越大。对于高性能的多处理器系统,特别是通用计算机,高速缓冲存贮器(cache)是必不可少的。下面几个关于多处理器系统中的高速缓冲存贮器是一种非常活跃的研究课题。     

186机系统结构

<正>186计算机的系统结构在保留单总线结构的情况下,采用高速缓冲存贮器加速中央处理机与主存之间的信息交换,提高了总的系统的系统性能。 存贮管理部件提供了存贮扩充、存贮分配和保护,成为接纳先进操作系统的必要条件。 186计算机可选配功能很强的浮点处理机,用户微程序模块,和微诊断选件,使186机具有广阔的适应面。为了适应不同使用面的     

用于RISC体系结构中的CACHE缓存设计与实现

一、前言 为了提高计算机系统的性能,结构设计者急待要解决的问题之一是使处理机与主存贮器在速度上实现匹配,以保证处理机接近“全速”工作。通常采用的方法是在处理机与主存之间插入一个高速缓冲存贮器——cache存贮器。cache存贮器是一个小容量、高速的缓冲器。它暂时     

超并行MIMD流水线式多机系统

超并行处理机系统有两个需要解决的瓶颈问题:1.多级互连网络的传输延迟;2.吞吐量.本文提出解决这两个瓶颈问题的新方案——由多级互连网络和存贮器组成的主存贮器充分利用流水线方式,以多股指令流流水线方式执行.就可以从根本上消除主存贮器的传输延迟,并配合使用高速缓冲存贮器消除吞吐量瓶颈.最后给出简要的模拟性能评价结果.     

高性能LSI存贮器系统

已设计一种随机存取读/写存贮器系统,以满足高速存贮应用的多种需要。包括存贮器体系中的暂存存贮、控制存贮器和缓冲存贮器。基本产品是一种1024字×9位的存贮器卡片式扦件,取数时间为40nS,周期时间为80nS。它合并所有地址缓冲和译码、输出读放和输出互锁电路构成一个完整的功能存贮部件。特点包含每位6mW的低功耗,每平方英时200位     

80386DRAM存贮体的设计

一、前言80386 32位微处理器可与静态 RAM(SRAM)、动态 RAM(DRAM)和高速缓冲存贮系统进行接口。由于 DRAM 存贮器在访问和周期刷新之间需要预充时间,所以 DRAM 存贮器的数据传送速度往往要低于 SRAM 存贮器。然而 DRAM 存贮器具有以低价格构成大容量存贮系统的特点,因而得到了广泛的应用。     

存贮器系统

<正> 3.1 概述 DJS 186计算机采用高速缓冲存贮器来提高对中央处理机对主存系统的访问速率。从功     

略论32位微电脑虚拟存贮管理和Cache存贮器结构实现

<正> 一、前言国外32位微型计算机在迅猛发展,美国、日本、英国等国在全力以赴地研制或不断改进32位微机芯片和开发32位微机系统:一种片上高速缓冲存贮器(on—chip CACHE)和存贮器管理部件(MMU)已经在32位微机芯片开发中诞生,它的诞生,对于提高整个微机性能极为重要,它有效地支持了处理机处理高速数据交换及大容量信息贮存的要求。INTEL80386及Z80000均已实现了上述功能,Motorola公司的研制计划中不久也将推出在芯片上含     

高速缓冲存贮器的设计

近年来,高速缓冲存贮器(Cache)对计算机的系统结构产生了重大的影响,由于它的应用,大型慢速存贮器似能以高速缓存的速度操作,大大提高了系统的工作效率。Cache的效能基于这样的事实:当从存贮器的某个单元取得信息时,其附近的一些单元可能很快被访问,这就是所谓群集的信息。因此,使用高速缓冲器的系统是在假设使用群集信息的前提下,由硬设备控制,自     

小型计算机系统结构与发展趋势

小型计算机是一种程序存贮和程序控制的数字计算机。它具有体积小、价格便宜、接口架接灵活和性能价格比高、维护使用方便等优点,因而深受广大用户的欢迎。 小型计算机系统由中央处理机、存贮器和输入输出系统构成,其组织系统就标志着机器的结构特性。小型机系统结构可由总线结构和数据通路、处理机结构、存贮器系统和输入输出系统组成。     

双处理幕后的结构

这些多处理器Pentium PC的设计注重实现的简单化及价格的低廉而牺牲了超一流的性能。它们没有为每个CPU提供单独的专用外部高速缓冲池而是公用一个高速缓存(见图)。 从性能观点出发,双向对称多处理系统中传统的高速缓存分离式设计更为高效,因为它允许各个CPU缓冲更多的数据和代码并且提供了更宽的频带。但是通过共享外部高速缓存,我们测评的这些双CPU系统的设计大大简化了。 最大的隐患在于高速缓冲内存有可能失去同步性,两个CPU操纵的数据将因此而不同。当一个CPU处理完一节数据后,共享高速缓存通过MESI(Modified,Exclusive,     

双极型半导体存贮电路

<正> 近十年来,半导体集成电路得到迅速发展,集成电路存贮器作为计算机的重要部分的存贮部件,尽管还处于幼年时期,但已占有显赫的地位。在电路研制和系统应用的研究方面都得到人们十分注意。从高速缓冲存贮器到大容量的主存贮器都在逐步采用。其主要特点是速度快,工艺简单,便于生产的自动化,有利于减轻工人的劳动强度。随着大规模集成电路的研制和工艺的逐步成熟,高速度、低功耗、高密度的半导体存贮器,     

高速信号分析系统的接口设计

讨论了一个由PC机和高速信号处理芯片TMS32020构成的主从式系统,设计了一种双端口公共数据存贮器,研究了主从机的接口及公共RAM的管理权分配。文中还介绍了系统的工作原理。     

MCM6605A L/L1/L2 MCM6605A P/P1/P2 MOS N沟硅栅4096位动态随机存取存贮器

MCM 6605A 是高速动态随机存取存贮器,具有高性能、低成本,适用于主存贮器、缓冲存贮器和外部存贮器。是按一位4096字编排的,这些存贮器是采用选择氧化 N 沟边硅栅工艺制造的,以使器件的速度、功耗、集成度达到最佳性能。除单个高电平时钟外,所有地址和控制输入是与 TTL 兼容的。全地址译码可作在芯片上,为了使用方便,可与地址寄存器结合起来。整个存贮器的更新是由连续循环通过地址 AO—A4(32周期)的周期完成的。每次最大更新时间是2.0毫秒。     

国外32位微机市场展望

正当各大半导体生产厂家和计算机生产厂家在激烈地争夺16位微机市场的同时,这些厂家也相继发表了自己的32位 VLSI 微处理机产品。目前有些型号已有成品可用,有些只是刚刚发表,而有些尚处在研制骱段。但无论如何,在计算机的超级市场上将出现一块瓶领地——32位微型机市场。Zilog 公司将用刚发表的Z80000单片32位微处理器投放市场,该芯片在设计上与 Motorola 公司的 MC68020类似,设置了片上高速缓冲存贮器 Cache,它不仅提供了指令缓冲存贮能力,而且对数据也提供缓冲,保证了流水线有充足的指令流和数据流。而 MC68020仅对指令提供缓冲存贮。Motorola 认为芯片中各部件均共享系统存贮器中的单拷贝数据,可以提高系统的可靠性。MC68020的实现既有 CMOS 工艺也有NMOS 工艺。Motorola 希望通过这种途径把 MC68020     

FIO在多机系统中的应用

引言:FIO是Zilog公司设计生产的系列芯片之一,该芯片具有高速的DMA传输功能和丰富的中断支援系统,此外,还有一定的可扩充的缓冲能力(本缓冲区具有共享存贮器之特点),是设计多机实时系统的很理想的接口片。FIO虽然功能很强,并具有其它芯片与之无比的许多优点,但就有效地发挥出     

IBM360/92型机的系统结构

本文将通过几个问题来阐明 IBM-360系列中92型机的中央处理部件的用途及其实际性能。为了提高机器的工作性能,可将若干个外部部件与92型机同时工作,而使其处理问题的能力达到内部中央处理部件的性能。因此,     

MU5中央处理机的基本结构

MU 5中央处理机是由指令缓冲部件(IBU)、直接操作数部件(PROP)、间接操作数部件(SEOP)、主运算器(ACC)、变址运算器(B)、存贮器访问控制器(简称存控SAC)和局部存贮器组成,如图2.1所示。 指令缓冲部件通过存控从存贮器取指令,送到直接操作数部件,直接操作数部件对每条