一种可调延时超窄脉冲触发序列产生技术

为了实现高频信号在欠采样条件下的波形重构,递进延时超窄触发信号的产生成为顺序等效采样技术用于触发取样系统进行高频信号采样的关键。为此,设计了一种可编程延时触发序列产生及调理电路,在FPGA数字电路的控制下,通过计数器与延时模块产生可调延时触发序列,利用阶跃恢复二极管特性对产生的触发序列进行调理,产生一种延时步进可调、边沿极窄的脉冲信号。通过对该电路进行测试,结果表明,输出脉冲信号步进范围0～-2.4 ns可调,分辨率可达1 ps,且边沿跳变时间可以达到120 ps内,幅度可达到8 V左右。该延迟脉冲和调理电路可应用于通信、雷达等信号探测设备中,对于高频信号的获取与分析具有重要意义。     

基于FPGA与ARM的多路时序控制系统设计与实现

介绍了基于FPGA与ARM7的多通道、多时间范围的同步时序控制系统,采用FPGA实现20路高精度的信号延时输出控制,通过ARM7的数据总线接口实现了ARM与FPGA的数据交互;重点介绍了系统的硬件电路设计、ARM与FPGA总线的设计和FPGA内部程序模块的设计;各通道的输出信号类型与延时时间等参数均可以通过人机接口现场配置,也可以通过上位机软件来配置;该设计可以保证各通道信号通过外触发信号为基准来进行延时输出,系统的延时时间精度小于2μs;ARM7处理器芯片采用PHILIPS公司的LPC2214,FPGA采用Altera公司Cyclone系列的EP1C12Q240;采用硬件描述语言Verilog HDL来设计延时模块,延时精度达到1μs;该系统在靶场测试中验证了其正确性和有效性。     

基于FPGA的多速率信号发送器的设计

针对传统多速率信号发送器信号的非线性失真大、可调性差等问题,文中提出了一种基于FPGA与DAC5682的新型的设计方案;方案中着重介绍了DAC5682数模转换模块的实现方式以及多速率信号处理算法的实现;DAC模块可以同时实现4通道的数模转换,采样率可以达到1 Gsps;同时,为了验证FPGA算法设计的可靠性,文中首先通过MATLAB平台对算法进行了仿真建模分析;然后通过硬件描述语言将算法移植到FPGA电路上,在modelsim中实现了综合后仿真;最后给出了仿真波形;通过仿真验证,发送器具有良好的滤波效果,并可根据实际需求灵活的对基带频率以及变换后的混频模块进行相应的变换和升级;通过FPGA+DAC的设计,简化了系统结构,还能较为高效的实现系统中的各项技术指标;该系统可以广泛应用与移动通信系统中。     

一种基于改进型边沿线平均算法的去隔行设计

该文在原有边沿线平均去隔行算法的基础上设计和实现了改进型的边沿线平均算法。本系统包括rgb2yuv,edge_detection,Sif,yuv2rgb 4个模块,可调参数通过AMBA总线配置。其中Sif模块为本文设计的重点.本设计用VerilogHDL语言实现,同时并为此设计搭建了功能完备的Modelsim仿真环境,进行了仿真验证,最后用FPGA实现其功能。     

一种基于改进型边沿线平均算法的去隔行设计

该文在原有边沿线平均去隔行算法的基础上设计和实现了改进型的边沿线平均算法。本系统包括rgb2yuv,edge_detection,Sif,yuv2rgb 4个模块,可调参数通过AMBA总线配置。其中Sif模块为本文设计的重点.本设计用VerilogHDL语言实现,同时并为此设计搭建了功能完备的Modelsim仿真环境,进行了仿真验证,最后用FPGA实现其功能。     

基于Verilog的双读数头光栅尺测量控制电路设计

为了达到低成本实现高精度大长度光栅尺测量的目的,笔者使用FPGA设计一个精度高、反应迅速的BiSS通讯的双读数头绝对式光栅尺测量控制电路。首先,通过对BiSS通讯协议原理与双读数头测量原理的研究,笔者在QUARTUSⅡ软件开发平台上使用VerilogHDL语言来完成各个模块的描述、编译,然后在第三方仿真工具Modelsim中对其进行调试与模拟仿真实验。仿真实验结果证明,系统可实现100kHz的传输速率,数据最大延时为41ns,接收及计算数据正确,工作状态稳定、良好,达到了设计要求,实现了高精度大长度光栅尺测量的目标。     

一种新型的FPGA实现RS422串口通信方法

在FPGA实现RS422串口通信的常用方法中经常遇到诸多问题,如FIFO深度读取不正确、FIFO写数据端口与读数据端口时序竞争、多个模块间信号延时导致FPGA亚稳态等问题,因此设计了一种新型的RS422串口通信实现方法;该方法通过利用寄存器数组作为循环缓存代替FIFO,利用计数器代替传统的波特率产生模块,把常用方法中的多个模块整合成一个模块,只采用一个主时钟,所有寄存器的时钟输入端共享一个时钟,对FPGA逻辑与时序进行了有效约束,避免了FPGA中亚稳态产生;试验结果表明该方法实现的RS422串口通信高速、可靠、稳定,并且利用FPGA实现RS422串口通信,可使整个系统更为灵活、紧凑,减小整个电路的体积,提高系统的可靠性和稳定性。     

自适应LMS滤波器在FPGA中的实现

本文介绍了自适应滤波器的实现方法,给出了基于LMS算法自适应滤波器在FPGA中的实现,简单介绍了这种实现方法的各个功能模块,主要包括输入信号的延时输出模块、控制模块、误差计算模块、权值计算和存储模块。并通过在ALTERA公司提供的QUARTUSII平台上采用VHDL语言编程,利用MATLAB和QUARTUSII相结合进行了硬件仿真,结果表明了采用FPGA实现自适应滤波器是有效的。     

基于FPGA的卡尔曼滤波器的设计与实现

采用 FPGA 硬件实现卡尔曼滤波器,解决了采用 DSP 软件方法实现存在的并行性和速度问题。以基于 FPGA 的数据采集系统为硬件平台,根据模块化设计思想,采用 VHDL 编程实现ADS8364芯片控制模块,利用 FPGA 的系统级设计工具 DSP Builder 设计卡尔曼滤波器模块,给出模块的软件仿真结果并完成整个系统的硬件验证。结果证明了设计的正确性,同时表明采用 DSP Builder使卡尔曼滤波器的 FPGA 硬件实现更加简单,速度更快。     

基于FPGA的高速数据采集系统的设计

本文介绍了以FPGA为核心逻辑控制模块的高速数据采集系统.设计中采用了自顶向下的方法,将FPGA依据功能划分为几个模块,详细论述了各模块的设计方法和控制流程.FPGA模块设计使用VHDL语言,在Xilinx ISE中实现软件设计和完成仿真.整个采集系统不但可实现24路最大工作频率为500kHz的模拟信号采集,而且还能完成1路系统内部信号的采集以达到自校验功能.     

雷达实时仿真中的脉冲压缩技术研究

在雷达实时仿真系统中,通过匹配滤波法,利用FPGA硬件实现了数字脉冲压缩功能模块。根据仿真系统通用性要求,定义了标准的模块接口界面;依据频域FFT法,设计了流水式并行结构,满足信号的实时输入输出与高速处理,并给出了共享FFT引擎结构,节省近一半资源。为了进一步减少理论误差,引入分段卷积思想,具体设计了重叠相加法电路。实验结果表明,多种方案完成了预期压缩功能,数据吞吐率达到每秒数十兆,处理时间仅约10μs。     

基于FPGA的时变带宽数字滤波器的研究和设计

介绍了一种采用切比雪夫逼近算法估计滤波器的系统传输函数、按照频率乘积法基于FPGA实现窄带FIR数字滤波器的方法。通过分析设计指标中对纹波和阻带衰减的要求,确定了以切比雪夫逼近算法作为理论基础,采用MATLAB数学工具实现该算法;采用VHDL硬件描述语言描述了频率乘积法的RTL级实现结构,并通过了硬件电路测试满足了设计的要求。通过本论文论证了切比雪夫逼近法在FIR滤波器基于FPGA设计可行性。     

便携无损式超声波流量测试系统设计与验证

针对传统液体流量计传感器会对管路造成损坏或阻碍液体流动、操作安装较为复杂的问题,设计了一种基于时差法的便携无损式超声波流量测试系统,采用外夹式超声波探头形式,无需破坏管路系统即可实现液体流量的精确测量;该系统采用粗时间与细时间测量相结合的测量算法设计了一种基于延迟线内插法的FPGA高速率、高精度时间测量算法电路,最高可实现1050 Hz的测量速率;设计了信号调理校准电路,具备较强的正负增益可调性以及高信噪比输出能力,增益可调范围达到-23.5～+116.5 dB;还设计了多种传感器专用安装导轨以确保其安装精度;最后,在计量实验室进行了验证测试,结果表明所设计的测试系统符合JJG1030-2007规范准确度0.5级的技术要求,准确度低于±0.5％,重复性低于0.1％.     

基于FPGA的高速物体测速系统设计

目前对高速运动物体常用的测速方法基本上都要用到传感器,由于传感器的本身动作延迟大多在微秒量级,在物体高速运动情况下所测速度的误差必然比较大,因此传统的测速方法达不到应用要求;笔者设计了一种基于FPGA的高速物体测速系统,避免使用传感器,使系统的总体误差减小到0.00828%左右;该速度测量系统设计,以QuartusⅡ为软件平台,采用模块化设计并通过数码管驱动电路动态显示最终结果;该测速系统具有精度高、外围电路少、集成度高、可靠性强等特点。     

基于Zynq平台的室内机器人航向测量系统设计

为获得室内移动机器人的准确航向,利用惯性传感器与磁力计搭建了一套基于Zynq的航向测量系统.该系统使用ARM和FPGA相结合的形式,实现了高性能、高集成度的控制算法.本系统中FPGA部分实现了计算性能要求高的扩展卡尔曼滤波算法,ARM部分实现了可移植性强的数据采集模块与数据滤波算法等.实验结果表明,该航向测量系统准确可靠,并且算法执行效率相较于传统方案有很大提高,取得了较好的效果.     

FPGA在数据接收存储及传输中的应用

为了适应未来嵌入式快速发展的要求,提出了一种基于Xilinx FPGA利用片上可编程系统(system on a programmable chip,SOPC)技术实现大量数据的CF卡(compact flash)存储以及使用轻型IP协议(light weight IP,LwIP)进行数据传输的方法.对整个系统的硬件结构,Xilinx SOPC开发工具、流程和采用的关键技术进行了介绍.在此基础上应用Xilinx的嵌入式开发套件,以Xilinx公司提供的知识产权(intellectual property,IP)核为基础,搭建了一个SOPC平台.通过将CF卡、LwIP协议应用于软件设计中,实现了驱动程序和应用程序的开发,并通过与上位机进行通信测试,测试结果表明了该设计的可行性和有效性.     

改进Top-hat变换的小目标跟踪算法及FPGA实现

在改进Top-hat变换的基础上,设计并实现了一种基于FPGA的红外小目标实时稳定的跟踪系统。针对经典Top-hat变换对小目标检测的局限性,提出一种改进的Top-hat变换并将其用于对图像中小目标的增强。在此基础上,通过对视频序列中目标的运动估计和基于特征滤波器的空间滤波,稳定有效地计算出小目标的位置。为了将算法移植到FPGA芯片以获取实时的小目标跟踪效果,完成了系统的整体架构设计,并针对模板窗口运算在FPGA内实现的传统方法效率低的特点,设计一种基于FPGA的新型模板窗口计算方法,应用于相关的算法模块中。实验结果表明：系统可以获得良好的检测与跟踪效果,而且能够在20 ms内完成目标位置的计算,满足小目标跟踪的实时性要求。     

SM5100百兆以太网的1553B总线数据传输设计

为满足航天飞控系统对国产1553B总线数据传输测试设备的需求,设计了一种基于SM5100百兆以太网控制的1553B总线数据传输系统。为弥补国产芯片的不足,通信板卡多采用信号完整性设计和冗余设计,以太网主控卡采用TCP/IP通信协议,通过自定义背板总线实现BC与RT的数据传输。系统采用FPGA作为主控制器,通过其配置相关寄存器实现B61580S6和SM5100的逻辑设计。测试结果表明,该系统数据传输可靠,无丢帧现象,可实现20 Mbps速率的稳定传输,满足航天工程应用。     

基于FPGA的超声波信号处理设计与实现

为了满足超声波探伤检测的实时性需求,通过研究超声波探伤的工作原理,提出了基于FPGA芯片的实时信号处理系统实现方案及硬件结构设计,并根据FPGA逻辑结构模型实现了软件系统的模块化设计。根据实验测试及统计数据得出,基于FPGA芯片的信号处理系统提高了探伤检测的准确性与稳定性,满足了探伤过程中B超显示的实时性要求。