可编程系统芯片的设计和验证

为了嵌入式系统的软件开发,基于嵌入式处理器的解决方案必须得到一套完整的软件设计工具包的充分支持.从软件工具支持角度看,完成SoPC设计需要多种工具,包括传统的硬件设计工具、嵌入式软件设计工具、新的系统级设计工具、建模支持工具和调试工具.硬件/软件的交互验证以及其它的ASIC验证技术也是SoPC设计人员需要掌握的重要技术,使用它们能够充分实现SoPC的优点.     

星载可重构计算机硬件验证平台设计

随着片上系统SoPC设计技术与大规模可编程逻辑器件的发展，嵌入式处理器在可编程器件上的实现得到了广泛的应用。介绍了一款基于VirtexⅡ XC2V3000的星载可重构计算机硬件验证平台的设计。在介绍该处理器内部结构的基础上，详细给出了硬件原理图和PCB布局布线的设计，并且阐述了硬件平台搭建完成后的测试和验证的步骤。此设计对于类似的嵌入式处理器的硬件设计具有一定的借鉴作用。     

在SoPC上实现的波形发生器

可编程片上系统（SoPC）设计是一个崭新的、富有生机的嵌入式系统设计方向。嵌入式集成化设计已成为电子领域发展的一个重要方向。Xilinx提供的EDK正是用于创建基于FPGA的嵌入式系统的开发工具包。本文介绍基于SoPC的波形发生器在EDK工具包下的设计与实现。本设计采用嵌入式软处理器核MicroBlaze以及自主编写的包括实现DDS在内的多种IP Core，最大限度地实现系统的集成化。     

基于SoPC的嵌入式文字识别系统设计

设计了一种基于SoPC的嵌入式文字识别系统。在FPGA平台下,基于SoPC框架搭建软硬件协同系统,设计硬件电路完成文字图像的采集和预处理,嵌入Linux系统,使用其下的识别引擎完成文字图像的识别。采用Altera公司的SoPC builder构建系统框架,Quartus II完成硬件电路的设计,在宿主机Linux环境下完成了软件部分的交叉编译并嵌入到FPGA平台。整体设计在DE2-70开发板上完成了系统验证。     

SoPC技术在网络化实验教学监测系统中的应用

以网络化实验教学为背景,设计了一种基于NiosⅡ软核处理器和嵌入式实时操作系统的网络化实验教学数据采集系统。利用Quartus Ⅱ及SoPC Builder开发工具,对Nios ⅡCPU硬件资源进行重配置,自行定制CPU,并根据应用需要组建外围硬件接口,完成了一个基于FPGA的高性能嵌入式硬件系统的设计。采用嵌入式实时操作系统μC／OSⅡ,为应用系统的实时性和人机交互功能提供了保证。实践表明,该应用方案具有功能可扩展和硬件可升级等优势,具有很好的应用潜力。     

基于系统级FPGA/CPLD的SoPC嵌入式开发研究

针对基于系统级FPGA／CPLD的SoPC嵌入式设计特点，介绍采用SoPC Builder设计工具有选择地将处理器、存储器、I／O等系统设计所需的IP组件集成到PLD器件上，也可以通过自定义用户逻辑集成到PLD器件上的开发方法，构建高效SoC。文中分析了嵌入式处理器Nios软核的特性，并给出了基于Nios内核的SoPC软硬件开发流程和白定义用户逻辑的软硬件设计过程。     

基于MicroBlaze的公式发现系统研究

SoPC是当前嵌入式系统设计的发展趋势,基于FPGA的SoPC系统设计不仅具有便携性和高效性,而且可以更大限度的增加其架构的灵活性.在此基础上,提出一种基于FPGA的SoPC技术实现嵌入式经验公式发现系统的思想,通过对MicroBlaze处理器软核的配置及接口设计搭建硬件平台,并移植了uClinux嵌入式操作系统,结合FDD算法,实现了基于FPGA的嵌入式FDD系统.     

基于SoPC的数码电子音乐相册设计与实现

介绍了基于SoPC技术的数码电子音乐相册的设计实现方案.利用Altera公司的SoPC Builder设计工具,定制嵌入到FPGA之中的Nios Ⅱ软核,结合存储器模块、VS1003B MP3音频解码模块、HX8347 TFT液晶屏控制模块和UH7843触摸屏驱动模块等构建SoPC系统.阐述了各主要模块的硬件和软件设计方案,并在DE2开发板上进行各子模块和整个系统的测试和实现.     

嵌入式系统数据缓存机制的形式化分析

嵌入式系统在高速通信时通常需要设计缓存机制以保证数据不会丢失,以某嵌入式系统为例,介绍了该系统的硬件及软件平台的设计,利用模型检查工具SPIN对该系统的数据缓存机制进行形式化建模,并利用时态逻辑公式LTL描述了该系统待验证属性,验证结果表明,该缓存机制满足设计需求,为嵌入式系统数据交互设计提供了严密的研究论证方法.     

嵌入式系统前端开发工具的实现

在嵌入式系统仿真开发环境中,为了能够对嵌入式系统的硬件环境和单片机CPU进行仿真,就必然需要对硬件环境以及CPU作形式化的描述。在硬件描述语言标准VHDL语言基础上,结合C 语言的语法规则,设计并实现了嵌入式系统前端开发工具EHDL语言。本文介绍了EHDL语言的设计思想及编译器实现的主要技术。首先介绍了EHDL语言的设计模型和程序结构,然后介绍EHDL语言编译器的主要实现技术。     

嵌入式系统前端开发工具的实现

在嵌入式系统仿真开发环境中,为了能够对嵌入式系统的硬件环境和单片机CPU进行仿真,就必然需要对硬件环境以及CPU作形式化的描述.在硬件描述语言标准VHDL语言基础上,结合C++语言的语法规则,设计并实现了嵌入式系统前端开发工具EHDL语言.本文介绍了EHDL语言的设计思想及编译器实现的主要技术首先介绍了EHDL语言的设计模型和程序结构,然后介绍EHDL语言编译器的主要实现技术.     

BCH编译码器的FPGA设计及SoPC验证

针对NAND Flash应用,完成了并行化BCH编译码器硬件设计。采用寄存器传输级硬件描述语言,利用LFSR电路、计算伴随式、求解关键方程、Chien搜索算法等技术方法完成了BCH编译码算法在FPGA上的硬件实现。相比于传统串行实现方案,采用并行化实现提高了编译码器的速度。搭建了基于SoPC技术的嵌入式验证平台,在Nios处理器的控制下能快速高效地完成对BCH编译码算法的验证,具有测试环境可配置、测试向量覆盖率高、测试流程智能化的特点。     

基于QEMU的CAN总线节点仿真器

汽车控制网网络的开发需要引入一套满足软／硬件协同设计需求的低成本开发工具链,其中硬件仿真器是最重要的工具之一。硬件仿真器为软件开发提供功能验证,缩短整个嵌入式系统的开发周期。在开源仿真器平台QEMU和虚拟局域网技术的基础上,实现一款仿真粒度更细的CAN总线节点仿真器CES,并搭建一个满足汽车控制网络软／硬件协同设计需求的CAN总线仿真网络。     

可进化芯片的FPGA接口设计与实现

针对FPGA IP核在可进化可编程系统芯片(SoPC)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题,实现一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGA IP核与系统的异步通信。嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置。FPGA接口中的硬件随机数发生器实现进化算法的硬件加速。使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛。测试结果表明,FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信,完成芯片内的进化。     

基于SoPC的雷达物位计频率源的设计与实现

在FPGA中实现可编程片上系统(SoPC)是嵌入式系统设计的方向之一.以SoPC技术为支撑,将直接数字频率合成器(DDS)、NiosⅡ处理器和锁相环(PLL)嵌入FPGA中,构成工业雷达物位计频率源.实验表明此频率源较好地抑制了相位噪声、并且频率分辨率高、相位可调.该方案极大地简化了硬件电路,且具备软硬件系统在线可编程的功能.     

软硬件综合AADL可靠性建模及分析方法

目前嵌入式系统广泛应用于航空电子、远程医疗、汽车电子等具有高可靠性要求的系统中。随着嵌入式系统的复杂度越来越高,为了保障系统的高可靠性需求,需要在系统开发的早期设计阶段对系统的可靠性进行分析评估,以提高系统的开发效率。嵌入式系统中软件、硬件功能的失效都会对系统可靠性产生影响,而AADL的可靠性模型缺乏对硬件构件错误的影响及传播机制进行刻画分析的能力。本文综合考虑软、硬件错误发生失效后对系统可靠性的影响,提出了一种面向系统架构级别的软硬件综合可靠性分析方法。该方法基于电子电路设计中事务级建模方法,扩展了AADL事务级错误模型的语法和语义,来支持AADL对硬件构件错误传播的硬件功能行为建模,在此基础上,利用AADL模型实例化机制实现对嵌入式系统可靠性建模,刻画了错误行为在硬件构件之间、软硬件构件之间的传播与影响。同时,定义了AADL硬件构件事务级错误模型到广义随机Petri网模型的映射规则,实现了系统软、硬件综合的可靠性行为仿真计算模型组合,支持嵌入式系统的软硬件综合可靠性分析。论文开发了软硬件综合可靠性建模与分析工具原型,并以某型飞机空气增压系统为例,在航空电子系统架构设计中进行尝试,验证了该方法在复杂嵌入式系统设计中进行软硬件综合可靠性分析的可行性与优越性。     

基于SoPC的蓝牙-以太网接口适配器的设计

介绍了一种基于SoPC的嵌入式系统设计方法,给出了基于SoPC的蓝牙 以太网接口适配器设计方案,详细说明了其软件和硬件的实现方法及系统测试情况。     

嵌入式系统协调设计与协同模拟技术

随着微电子和计算机技术的发展,嵌入式系统的功能和结构日益复杂,传统的设计方法已经无法满足嵌入式产品快速发展需要。作为系统设计新方法,协调设计(Co-Design)已经成为嵌入式系统设计方法热点研究之一。协调设计就是在系统设计之初通过划分手段把整个系统划分为适合软件和硬件实现两部分,使系统设计并行进行。软硬件设计完成后利用协同模拟手段验证系统设计正确性,验证通过后,系统设计进入进行软硬件综合和系统集成测试阶段。该文研究嵌入式系统协调设计环境和软硬件系统模拟方法,通过构造软件和硬件模拟器,在系统设计初期实现嵌入式系统的软硬件功能及软硬件接口设计的快速验证,达到优化系统设计、降低系统开发成本、缩短设计周期的目的。     

基于NiosII的数字视频系统设计

介绍基于NiosⅡ的数字视频系统的实现方案。本设计利用Altera公司最新的SoPC（可编程片上系统）解决方案——以NiosⅡ嵌入式软核处理器为核心，实现数字视频系统。文中介绍系统硬件结构和功能，硬件系统程序编写和软件实现程序编写。与传统的FPGA设计方案相比，该方案可提高系统性能，降低软件开发成本和硬件实现风险，具有灵活性、高效性和低成本的特点。     

嵌入式实时系统的优盘启动技术

分析嵌入式实时系统从优盘启动的必要性,给出基于MPC860和SL811HS的嵌入式系统主机端的硬件结构;分析为支持优盘启动,嵌入式系统主机端需要支持的USB驱动协议栈;设计相应的驱动程序和映像文件加载程序;探讨基于VxWorks设计的嵌入式实时系统从优盘启动的可行性.