一种基于轮流扫描捕获的低功耗低费用BIST方法

过高的测试功耗和过长的测试应用时间是基于伪随机内建自测试(BIST)的扫描测试所面临的两大主要问题.提出了一种基于扫描子链轮流扫描捕获的BIST方法.在提出的方法中,每条扫描链被划分成N(N>1)条子链,使用扫描链阻塞技术,同一时刻每条扫描链中只有一条扫描子链活跃,扫描子链轮流进行扫描和捕获,有效地降低了扫描移位和响应捕获期间扫描单元的翻转频率.同时,为检测抗随机故障提出了一种适用于所提出测试方法的线性反馈移位寄存器(LFSR)种子产生算法.在ISCAS89基准电路上进行的实验表明,提出的方案不但降低约(N-1)?N的平均功耗和峰值功耗,而且显著地减少随机测试的测试应用时间和LFSR重播种的种子存储量.     

一种基于扫描链阻塞技术的低费用测试方法

为进一步降低测试功耗及测试应用时间,提出一种基于扫描链阻塞技术且针对非相容测试向量的压缩方法.该方法考虑前后2个测试向量之间不相容的扫描子链,后一个测试向量可以由扫描输入移入若干位以及前一个测试向量的前若干位组合而成.实验结果表明,该方法能够有效减少测试应用时间,提升效率.     

基于扫描链阻塞技术的时延测试方法

针对时延测试功耗和测试费用较高的问题,提出一种低费用的轮流捕获时延测试方法。采用扫描阻塞技术,将被测电路中的所有扫描单元分成多条子扫描链,使电路中每时刻只有一条子扫描链活跃。在进行故障测试时,通过阻塞一部分子扫描链,使扫描单元得到充分利用。实验结果表明,该方法能降低测试应用时间和测试数据量,且硬件开销较少。     

扩展相容性多扫描树的设计

针对实际电路具有多个扫描输入的情况,设计出一种新的具有多个扫描输入的扫描树结构,该结构能有效降低测试应用时间和平均测试功耗。实验结果表明,当有两个扫描输入时,测试应用时间最高可降低52.4%,平均功耗最高可降低60.8%。     

扩展相容性多扫描树的设计

针对实际电路具有多个扫描输入的情况，设计出一种新的具有多个扫描输入的扫描树结构，该结构能有效降低测试应用时间和平均测试功耗。实验结果表明，当有两个扫描输入时，测试应用时间最高可降低52．4％，平均功耗最高可降低60．8％。     

一种基于串行移位的测试数据生成方法

针对集成电路测试数据量大、测试应用时间长和测试结构复杂等问题,提出了一种延长扫描链的串行移位测 试数据生成方法。以确定性测试生成算法为基础,充分利用测试集中的无关位X,让扫描链自行移位产生测试向量完 成电路的测试。对整体串行移位和分段移位两种情况进行了实验,结果表明,经此方法生成而最终需施加至待测电路 的测试数据量小于其他一些经典的测试方法的;而整体移位和分段移位分别在数据压缩效果和测试时间方面各具优势。     

开关级扫描设计方法研究

本文针对门级扫描设计存在的面积、速度和测试时间问题，给出了一种开关级扫描插入方法，较好地解决了门级扫描设计面临的面积和速度问题，改进了测试时间问题。该方法对门级扫描设计有指导意义。     

基于SQLite的边界扫描互连测试矢量生成设计

互连测试是边界扫描技术的主要内容之一,在分析IEEE1149.1的基础上,给出一种基于嵌入式开源数据库SQLite的边界扫描测试系统中互连测试矢量生成的设计;利用SQLite数据库中存储的被测电路的扫描链路信息和器件等信息,得到扫描粗链并进一步形成扫描细链;利用可测网络信息结合测试算法产生测试矢量;最终将测试矢量在扫描细链上对扫描单元赋值即得到扫描链的互连测试矢量集;测试结果表明,该设计可快速生成测试矢量而缩短测试时间,具有较好的应用前景.     

龙芯3号多核处理器的低功耗测试技术

龙芯3号是一款低功耗处理器芯片,要求测试时保持较低功耗.为了解决低功耗测试的问题,对龙芯3号测试功耗进行了细致分析,提出一套考虑测试时间和测试开销的低功耗测试方案,并对整套方案中的各种技术在功耗、面积、时延以及测试时间等方面进行了详细分析.针对龙芯3号测试功耗主要消耗在逻辑电路的翻转和测试时钟网络上的特点,采用IP级测试分割技术减少逻辑电路和时钟网络的翻转;采用门控时钟对局部扫描触发器进行控制减少单核扫描捕获期间的逻辑翻转,并采用了阻隔门技术、不关心位(X位)填充技术减少单核扫描移位的逻辑翻转.实验结果表明,龙芯3号4核处理器达到了预定小于15W的测试平均功耗需求,单个IP核最大平均功耗降低为6W左右,约是正常功能平均功耗的40%,有效地保证了芯片的测试质量.     

SoC测试中低成本、低功耗的芯核包装方法

提出一种SoC测试中新颖的并行芯核包装方法（parallel core wrapper design,pCWD）,该包装方法利用扫描切片重叠这一特点,通过缩短包装扫描链长度来减少测试功耗和测试时间．为了进一步减少测试时间,还提出了一种测试向量扫描切片划分和赋值算法．实验结果表明,针对ITC2002基准SoC集中d695芯片,应用并行包装方法和测试向量切片划分及赋值算法,能够减少50％的测试时间及95％的测试功耗．     

Web应用自动化测试的研究

针对目前Web应用"捕捉/回放"式测试脚本复用率不高的问题,根据Web应用的特性给出了一种基于数据驱动的Web测试框架,并设计了基于XML语言的自动化测试脚本.该测试脚本描述了Web应用行为的多请求/响应的迁移模型,并清晰地定义了外部测试数据避免了数据"硬编码"的缺陷,可对Web应用不同方面(例如功能、性能)上进行测试.开发了一个测试执行的原型工具,它以测试脚本为输入并自动化执行测试用例并生成测试结果.     

网络考试题库自动组卷策略研究

组卷是网络考试系统的核心部分,通过组卷来决定试卷的题量、试卷的知识点分布、试卷类型及考试时间的多少。组卷系统是实现考试规范化、公平化、合理化的重要途径。因此,为了解决在网络教学平台中开发和提供功能完善的网络组卷系统这一问题,对网络考试题库自动组卷策略进行了探讨。     

Low Cost Scan Test by Test Correlation Utilization

Scan-based testing methodologies remedy the testability problem of sequential circuits; yet they suffer from prolonged test time and excessive test power due to numerous shift operations. The correlation among test data along with the high density of the unspecified bits in test data enables the utilization of the existing test data in the scan chain for the generation of the subsequent test stimulus, thus reducing both test time and test data volume. We propose a pair of scan approaches in this paper; in the first approach, a test stimulus partially consists of the preceding stimulus, while in the second approach, a test stimulus partially consists of the preceding test response bits. Both proposed scan-based test schemes access only a subset of scan cells for loading the subsequent test stimulus while freezing the remaining scan cells with the preceding test data, thus decreasing scan chain transitions during shift operations. The proposed scan architecture is coupled with test data manipulation techniques which include test stimuli ordering and partitioning algorithms, boosting test time reductions. The experimental results confirm that test time reductions exceeding 97%, and test power reductions exceeding 99% can be achieved by the proposed scan-based testing methodologies on larger ISCAS89 benchmark circuits.     

基于概念分析的用户会话约减技术研究

基于用户会话的测试技术依赖于收集的用户会话数据集,数据集规模越大,测试效力就越强,但用于收集、储存和分析数据的成本也会迅速增加。该文提出一种在Web应用测试中对用户会话数据集进行约减的方法。运用概念分析技术聚类用户会话,从中选取数据,再利用增量式的概念分析算法更新数据集。设计一个试验原型框架用于评估新方法的实际效果。     

Scan Cell Positioning for Boosting the Compression of Fan-Out Networks

Ensuring a high manufacturing test quality of an integrated electronic circuit mandates the application of a large volume test set. Even if the test data can be fit into the memory of an external tester, the consequent increase in test application time reflects into elevated production costs. Test data compression solutions have been proposed to address the test time and data volume problem by storing and delivering the test data in a compressed format, and subsequently by expanding the data on-chip. In this paper, we propose a scan cell positioning methodology that accompanies a compression technique in order to boost the compression ratio, and squash the test data even further. While we present the application of the proposed approach in conjunction with the fan-out based decompression architecture, this approach can be extended for application along with other compression solutions as well. The experimental results also confirm the compression enhancement of the proposed methodology.     

系统级BIT设计中的测试选择方法

根据系统级BIT设计的要求,明确了系统级BIT设计中测试选择所需解决的问题,提出了测试选择的基本思想;在此基础上,利用系统级故障隔离的间接熵法实现了系统级BIT设计中的测试选择,并引入测试时间和故障发生频率参数对间接熵法进行了修正,获得了可以较快地判断系统是否可用并隔离大概率故障的测试集。理论分析及实验数据表明,该文提出的系统级BIT设计中测试选择方法是有效的。     

一种新型的故障检测定位方法研究

针对大型复杂系统故障定位耗时长等问题,在分析故障树特征的基础上,改进了遗传算法,设计了基于故障树底事件的故障检测定位方法。该方法将顺序检测融入到改进的遗传算法检测当中,在工程应用领域体现了一定的优越性。仿真实验结果表明,该方法能够准确定位故障,有助于提高故障检测定位的效率。     

Population shift bias in tests of space–time interaction

Common to all tests of space–time interaction is the assumption that the population underlying the events of interest exhibits a trajectory of growth that is consistent through time and across space. In practice, however, this assumption is often untenable and, when violated, can introduce population shift bias into the results of these tests. While this problem is widely recognized, more work remains to compare its effect across tests and to determine the extent to which it is a problem for study short periods. This paper quantifies and compares the population shift bias present in the results of the Knox, Mantel, and Jacquez tests of space–time interaction. A simulation study is carried out which quantifies the bias present in each test across a variety of population movement scenarios. Results show a positive relationship between population shift bias and the heterogeneity in population growth across all the tests. They also demonstrate variability in the size of the bias across the three tests for space–time interaction considered. Finally, the results illustrate that population shift bias can be a serious problem for short study periods. Collectively, these findings suggest that an unbiased approach to assessing the significance of space–time interaction test results is needed whenever spatially heterogeneous population change is identified within a study area.     

基于PBIL算法的自动组卷系统研究

试题库自动组卷问题是一个NP难题。本文首次采用PBIL算法解决试题库自动组卷问题,重点讨论了优化目标函数与组卷约束条件之间的关系。研究结果表明,用该方法解决自 动组卷问题,对附加约束条件适应性强,计算结果稳定,是一个比较理想的算法。本文还使用信息熵来估计进化进行的程度。