TCP/IP协议处理器的多连接管理设计与实现

介绍了一种基于TCP/IP协议的可支持数千条连接的网络处理器,主要对TCP协议处理模块的多连接管理和切换做了重点的阐述.TCP协议是面向连接的协议,以往多连接的实现是将每一个连接作为操作系统的一个进程,由操作系统的进程管理程序统一进行调度.当需要将多连接用硬件来实现时,连接的切换就需要仿照操作系统的进程调度机制来进行.提出的多连接管理和切换的机制已经用Verilog HDL描述,并在Xilinx的Vertex4开发版上得到验证,结果证明此多连接管理和切换机制可以很好地支持数千条连接的同时运行,并在新型网络处理器中得到应用.     

TCP段乱序重排的硬件设计与实现

介绍了一种基于FPGA设计的网络协议处理器中TCP段乱序重排硬件结构的设计与实现.乱序处理过程完全基于描述符,避免了数据payload的拷贝.该结构的独特设计降低了处理的时间复杂度,且具有很好的灵活性和扩展性,性能也能完全满足高速网络发展的要求.文中详细介绍了乱序重排部件的数据结构及其工作原理,并对比其它硬件设计进行分析.     

基于AOS协议信道复用机制的研究

虚拟信道复用机制影响了AOS协议实现效率,提出了一种新的动态自适应虚拟信道复用方法。该方法将包信道复用与虚拟信道复用综合考虑,对不同传输质量要求的虚拟信道采用不同的调度策略。在OPNET仿真平台上对整个协议和该算法进行了建模,在吞吐量、buffer使用深度、传输帧延时三个方面对仿真结果做了分析,并与时间片周期轮询和固定优先级调度算法做了比较,结果证明动态自适应调度算法能在保证平台网数据延时的前提下,最大化空间载荷数据的吞吐量,在延时方面能起到良好的均衡作用,满足不同类型数据的传输要求。     

IP OVER CCSDS合路器设计及链路流控制优化

随着空间技术的蓬勃发展和航空航天合作的日益国际化,各国的空间卫星与空间站实现信息和数据的交互成为发展趋势,针对这项需求空间数据系统咨询委员会(CCSDS)提出了统一的空间通信标准(CCSDS标准)。现设计一种基于IP OVER CCSDS的合路器,合路器实现对数据的接收、封装和传输,针对链路流控制模块进行优化。使合路器性能有显著提高。     

一种快速浮点加法器的设计与优化方法

本文提出了一种快速单精度浮点加法器的设计方法，重点介绍了该浮点加法器所采用的各种优化技术，如双数据通道划分、3级流水线结构、PN编码、简化的四舍五入模式及并行前缀加法器等，使得该浮点加法器的频率能够达到300MHz，能在高性能浮点DSP中得到很好的应用。     

H.264解码中反变换的硬件实现及仿真

新一代视频编码标准H．264为了提高编码效率而采用了一系列新技术,而新技术的使用也极大增加了算法的复杂度。针对目前视频解码时采用软件方法对CPU资源占有率过高的问题,提出了一种用硬件＋微代码的方式实现解码中整数IDCT变换的设计方案。对设计结果,进行了功能和时序的仿真,证明了设计方案的正确性及可行性。在硬件主频大于150MHz时,完全可以对视频进行实时解码。从而提供了一套可供参考的对视频解码算法进行优化及仿真验证的方法。     

一种用于线性稳压器的限流电路

介绍一种电路结构简单、限流保护功能可靠、可用于线性稳压电路的限流保护电路,在0.6μm CMOS工艺下流片,测量结果显示该限流电路可在驱动输出超过额定值(100mA)后,有效启动以保护电源芯片安全.     

低带宽全搜索VBSME结构的优化设计

为支持H.264/AVC可变块运动估计(VBSME)要求,提出一个高性能的二维脉动阵列结构,该结构具有数据重传次数少,存储器带宽要求低的特性.对结构中存在大量延迟寄存器开销的问题,用基于数据流的AON网络模型对阵列结构的计算依赖关系进行分析,并使用动态规划算法,得到了优化的结构设计.     

嵌入式通用处理器的MP3解码软件优化方法

提出了一套嵌入式软件的优化流程,包括算法优化、实现优化和平台优化三个阶段.基于此流程,具体介绍了在通用处理器ARM平台上实现MP3解码器软件优化的方法.通过软、硬件仿真验证,最终优化结果:实时解压缩率128kbps、采样率44.1kHz的立体声mp3码流要求运算速度26.2M IPS,存储空间70k字节.     

一种32位全定制高速乘法器设计

对乘法器的多种实现方式作了综合比较，分析并实现了一种32位全定制高速乘法器，该乘法器与Synopsys Design Ware相应的乘法器相比速度快14％左右．最后对ASIC设计者选择不同用途的乘法器提供了相应的准则．