双通道5 GS/s高速数据采集卡设计

针对高频信号采集有着高采样率高精度的要求,提出了一种双通道5 GS/s高速数据采集卡的设计方案。采集卡使用两片10位5 GS/s的ADC进行双通道采样,采用两片FPGA作为数据采集子板和数据处理母板的控制核心,并利用DDR3存储器及千兆以太网实现数据的存储上传功能。重点研究了基于低抖动高速时钟的ADC高速采样的硬件设计和ADC输出高速数字信号的接收缓存FPGA逻辑。最后对采集卡进行了性能测试,测试结果表明在双通道5 GS/s模式下,两片ADC的静态性能与动态性能良好,有效位达到8. 0以上。     

基于锁相环的高速示波器等效采样系统设计

采用小数分频锁相环芯片ADF4351作为采样时钟发生器,利用FPGA进行等精度测频,运用差频法顺序等效采样原理,设计了最高等效采样率为160 GS/s的高速示波器等效采样系统。同时通过时钟分配器和数字延迟线产生交替采样时钟,利用4片最高采样率为250 MS/s的8 bit ADC进行时间交替采样,使系统的最高实时采样率达到1 GS/s。由于采用低抖动的时钟源,系统在DC到500 MHz的设计带宽内保持了良好的噪声性能,信噪比优于基于DDS技术的等效采样系统。     

FPGA在高速实时信号采集系统中的应用

高速实时信号采集系统是由高性能ADC、FPGA和QDRⅡSRAM等组成。其中高性能ADC实现模数转换,FPGA与QDRⅡSRAM实现ADC信号的接收、数据重组、存储和传输。重点讲述了FPGA如何接收采样率为2 GS/s的高速ADC数据并保持一定的时序裕量,并通过分析FPGA中资源占用情况可以看到FPGA在高速实时信号采集系统中具有很大的优势。     

2Gsps高速数据采集系统的设计与实现

本文介绍了一种基于交替采样技术的高速数据采集系统，该系统采用了两片采样率为1GSPS的A／D实现了2GSPS的采样率，并利用FPGA对A/D输出数据的进行转换和缓存。本文着重介绍了该数据采集系统设计和高速存储所涉及到的问题，并给出了仿真波形。     

基于FPGA的高速时间交替采样系统

提出了一种高速高精度数据采集系统的设计。ADC高速采样基于时间交替采样结构实现,以FPGA为逻辑控制芯片,DSP为误差矫正算法处理中心。在对系统总体设计各模块进行介绍的基础上,重点分析了系统存在的偏移误差、时延误差和增益误差,并描述了一种误差矫正方法。通过实验测试,结果表明该设计能够实现1 GS/s的高速采样,并能完成明显的误差矫正。     

八通道可变增益高速数据采集系统

针对多通道超声波应用提出了一种USB+FPGA+DSP的架构,模拟前端可实现8通道高速数据采集,并可实现线性增益和可变采样率。FPGA为系统的控制核心,同时进行信号预处理方面的工作,而DSP着重于复杂算法的应用。最后通过已知信号对整个系统进行测试,验证了该系统性能良好,具有很高的实用价值。     

2Gsps高速数据采集系统的设计与实现

介绍了2Gsps采样率高速数据采集系统的构成及设计要点,通过采用ADC+FPGA的设计方法简化了系统硬件构成,实现了系统实时采集存储。该系统已应用于辐射探测脉冲信号测试中,获得了良好实验结果。     

基于FPGA双通道高速数据采集系统的设计与实现

在高性能数据采集系统的设计中,经常遇到两个问题:高采样率情况下,因申扰严重使采样数据不可靠;对物入信号幅度的自适应需要额外硬件开销,增大系统的复杂性;该设计以FPGA器件XC3S500E为核心,选用数据采集芯片MAX12529进行高速双路同步采样.配置MicroBlaze处理器管理各模块,构成一个双通道高速实时数据采集系统;在FPGA内部实现delta-sigma算法的DAC,实现增益实时控制;在采样率为100Msps时,ADC所有位数均有效;系统从合理端接、码型选择和差分时钟等技术细节方面解决了以上问题.     

基于Linux的FPGA+ARM高速数据采集系统设计

对于高速A/D的采集,采用I/O读取方式, ARM9最大能够采集500KSPS的A/D,因此ARM不能实现对更高速度数据读取;为达到更高速,提出了FPGA+ARM的双核架构的高速数据采集的方法,FPGA能够采集2MSPS的A/D,并采用ARM的DMA完成与FPGA的FIFO通信,以及使用Linux的内存映射技术来提高应用层与内核层数据传输效率,完成数据采集。该系统设计了FPGA+ARM接口电路,开发了Linux下的DMA驱动程序。经试验测试,系统具有高速采集的性能。     

德国Spectrum发布采样率为5GS/s的PCIe高速数据采集卡

正北京2014年9月29日电/美通社/--全球领先的高速高分辨率仪器制造商--德国Spectrum首次推出频率范围介于DC至1GHz区间的PCIe高速数据采集卡,以满足工程师与科学家在捕获及分析快速电子信号时的需求。此次,实时采样率高达5GS/s的9款全新型号的数字化仪将加入M4i系列,使德国Spectrum公司基于PCIe的产品性能得到极大的扩展。此外,高宽带使用户在测量信号、边缘以及脉冲时可精确到亚纳秒。     

基于FPGA的多通道数字示波器设计

该数字示波器以SEP4020芯片和FPGA芯片为控制核心,利用高精度转换芯片ADS8322和高速八选一模拟开关74HC4051进行数据的采集和通道的切换,基于等效采集原理可实现对10Hz-10MHz的周期信号进行采集和显示,实时采样速率≤1MSa/s,等效采样速率≥200MSa/s。     

宽带雷达信号的低杂散采样系统研究

为了实现宽带雷达系统中雷达信 号的低失真采集与处理,研究并设计了具有幅相误差校正功能的宽带低杂散采样系统。该系统采用宽带模数转换（Analog to digital converter, ADC）器件和高性能可编程逻辑阵列（Field programmable gate array, FPGA）的实现方案,并从低抖动采样时钟、低噪声电源和防串扰等方面进行了低杂散最优方案研究。为了改善系统的带内传输特性,利用优化算 法设计了有限长冲激响（Finite impulse response,FIR）数字校准滤波器。最后对设计 的系统进行实验测试,结果表明系统瞬时带宽达到800 MHz以上,采样率1.8GS/s,量化位数8位、杂散电平-50 dBc,性能指标满足系统在宽带雷达信号获取、宽带雷达目标成像和宽带雷达目标回波重构等领域的应用。     

基于FPGA的阵列感应测井数据采集系统设计

针对井下高温、高压的恶劣环境,井下数据采集系统的准确、稳定的工作是一个重要问题;数据采集系统具有8个主数据采集通道,每个通道最高支持2MSPS的采样率;以现场可编程门阵列FPGA为核心处理器,实现系统的逻辑控制以及正交解调处理;选用高性能、高可靠性的CAN总线完成本系统与上位机的数据传输;指出了系统设计中需要注意的问题,并且讨论了其中关键部分的具体实现;经过实际测试验证,本系统设计正确合理,工作稳定,达到了设计要求。     

基于FPGA的高速采样缓存系统的设计与实现

为了提高高速数据采集系统的实时性,提出一种基于FPGA+DSP的嵌入式通用硬件结构。在该结构中,利用FPGA设计一种新型的高速采样缓存器作为高速A/D和高性能DSP之间数据通道,实现高速数据流的分流和降速。高速采样缓存器采用QuartusⅡ9.0 软件提供的软核双时钟FIFO构成乒乓操作结构,在DSP的外部存储器接口(EMIFA)接口的控制下,完成高速A/D的数据流的写入和读出。测试结果表明：在读写时钟相差较大的情况下,高速采样缓存器可以节省读取A/D采样数据时间,为DSP提供充足的信号处理时间,提高了整个系统的实时性能。     

用于海洋地震勘探系统的数据变采样率采集及自检控制模块

针对传统海洋地震勘探系统的不足之处,本文提出了一种用于海洋地震勘探系统的数据变采样率采集及自检控制模块。该模块采用一种基于锁相环的变采样率采集节点同步设计方法,实现了采样率可调节的数据采集功能,同时,该模块还实现了基于奇、偶通道控制模块的自检功能,完成了变道数采集以及系统自检测。试验现场的测试结果表明,系统的同步精度为4.86 ns,可灵活实现海洋地震勘探系统4 ksample/s（sample per second,每秒采样次数）、2 ksample/s、1 ksample/s、500 sample/s、250 sample/s 5种采样率可调的功能,同时能够进行包括奇、偶通道串扰,通道一致性,谐波失真,噪声、直流偏置六项系统自检功能,从而验证了本文所提出的海洋地震勘探系统的可行性。     

基于FPGA高速数据采集与存储系统的设计

对高速数据采集系统进行了研究,基于其采集速率的问题,提出了一种基于FPGA的高速数据采集系统。利用FPGA实现对12bit的A/D转换器ADC12D800的控制,使用其1.6Gsps双沿采样工作模式完成对400MHz以下高频信号的数据采集。通过设计数据存储方式来降低数据传输速率,使数据经USB传至PC机来实现高频信号地实时采集与存储。实验结果表明它可以实时、高效地完成数据采集,可以应用到雷达、通信、电子对抗等领域。     

200Msps通用信号采集PC卡的研制

介绍一种通用高速信号采集ＰＣ机插卡,它应用了高速模数变换、可编程逻辑设计,锁相环时钟等新技术。采样分辨率８ ｂｉｔ,最高采样率２００ Ｍｓｐｓ,卡上存储器长度５１２ ＫＢ,具有灵活的触发记录和数据传输方式。配套工作软件在Ｗｉｎｄｏｗ ｓ９５ 平台上实现。该采集卡及软件支持多通道同时使用。     

舰载膛内多参数微型弹载记录仪的设计

针对舰炮高频射击场景以及常规导弹智能化改造的过程中,发射过程膛内不可见的各种关键指标的测量对于整体弹药发射过程的把控以及舰炮耐久极限性能的测量显得极为重要;基于IPC传感器、MEMS高精度陀螺仪以及其余传感器,设计传感器阵列采集膛内过程相关数据;记录仪以FPGA为主控芯片,控制多通道高速模数转换实现对舰炮以及制导弹药击发出膛极短过程中关键参数的动态测试,再通过SRAM缓存后写入eMMC存储系统;记录仪实现8路40 MS/s采样率的模拟信号以及2路数字信号采集,实现250 MB/s的数据存储;并且满足50000 g以内冲击过载、15000°/s角速率的恶劣环境下动态测试,误差在1％以下,能够满足极短时间恶劣环境下的动态参数测量.     

海底管道超声检测数据采集模块的设计

应用超声检测技术于海底管道探伤,具有快速、可靠、经济等优点;由于超声中心频率比较高,探头数目也较多,对超声数据采集系统提出了比较高的要求,正是针对这一问题,提出了一种基于LFECP33 FPGA DSP平台的数据采集方案,其中LFECP33是内含8个sysDSP的高性能FPGA,这套系统不仅具有采样频率高和多个通道实时处理高速大容量数据的能力,同时由于整套器件的功耗比较低,非常适用于管道检测中高压高温的环境特点,对超声技术应用于海底管道检测提供了很好的数据采集方案.