基于FPGA的时间序列采集器

叙述了一种同时记录两路脉冲信号到达探测器时刻的时间序列采集器,可对脉冲信号进行时间测量.其时间精度从5ns～1ms可调,单路最高计数率可达105s-1.采集器主要使用可编程逻辑门阵列FPGA技术,通过USB接口将记录的时间数据送入计算机并保存.采集器记录时间范围大,分析时间范围广,具有数据处理灵活、可利用信息量大等优点,可组成多道时间分析系统,进行时间间隔测量.     

基于DSP builder与FPGA的数字脉冲处理算法研究

研究了基于DSP builder与FPGA的数字脉冲处理算法,设计了一种基于数字脉冲处理技术的数字实时时间谱仪。谱仪数字恒比定时(dCFD)算法部分最终全部在FPGA中实现,简化了电路。并组建了一套测量22Na放射源的数字化正电子符合谱仪,对其进行测量得到该系统能量分辨达到3.90%,时间分辨达到157.6 ps,高于传统TDC测得的时间分辨率。     

阵列式反中微子探测系统模拟信号发生器设计

使用阵列式塑料闪烁体探测器结合多通道电子学系统对反中微子进行探测是目前较为流行的探测方法,其以多路信号之间的能量-时间符合关系来甄别中微子事件,其电子学系统建立后,需要有符合理论算法关系的多通道随机模拟信号对系统进行测试,以验证系统是否具有预期的探测效果。介绍了一种符合式多通道模拟信号发生器的设计,可以产生满足要求的模拟信号,下位机部分利用高速FPGA作为主控制单元,控制32路DAC通道对外输出信号;上位机部分使用直接抽样方法对蒙特卡洛算法得出的数据生成信号的输出通道、输出幅度和预期输出时间,通过USB传输给FPGA,由FPGA对信号进行精确控制,以达到在多个通道上输出满足要求的信号的目的。测试表明,本系统产生的符合式多通道模拟信号满足反中微子探测的能量-时间符合要求,为复杂的多路仿核信号模拟发生器的研制与改进提供了新的思路。     

FPGA技术在脉冲中子源数据采集系统的设计与实现

介绍了一种基于FPGA、单片机及USB接口技术的脉冲中子源数据采集系统，并重点对FPGA的设计进行了阐述。     

一种基于FPGA的高精度单周期TDC设计

设计了一种基于FPGA的高精度TDC,通过延迟链插值和多沿采样等方法,达到与全定制专用集成电路相同的时间精度,实测结果好于9 ps.采用多路选择器阵列和加法器构造的编码器将转换死时间降低到1个时钟周期.设计还使用了自校准的机制,增加了可移植性,可广泛应用于粒子飞行时间探测、核医学影像等领域.     

800MSPS FADC数据采样系统的研制

本文开发了一种基于MAX105 800MSPS 6bit FADC和FPGA的高速数据采样系统.FADC的输出通过FPGA中的串并转换电路降低到1OOMHz,便于后续数据处理和传输.FPGA还实现了数据缓存、自甄别触发以及压缩和时间信息获取等功能.经过压缩和缓存的数据由TELL1采集并传送计算机,最大数据带宽可达4Gbps.     

一种基于FPGA的网络型定标系统

在粒子物理、核物理实验中,探测器一定时间内输出的脉冲数量直接反映辐射的强度,从而表征待测粒子或辐射源的特性.设计了一种基于FPGA的网络型定标系统,对核辐射探测器输出的脉冲信号进行计数,该系统可实现对8路信号同时进行计数,最大计数率为2 MHz,阈值甄别精度5 mV,并采用FPGA和网络芯片将采集到的各通道数据传送至以...     

基于SEM的FPGA抗单粒子翻转技术研究及验证

随着FPGA片内纠检错技术的发展,Xilinx公司在旗下的SRAM型FPGA上应用了一种名为软错误修复(SEM)的加固技术,大幅提升了配置RAM的单粒子软错误检测和修复效率。但这种片内加固技术本身需要使用一定的逻辑和存储资源,同样也有发生单粒子软错误的风险。本文分析了应用SEM加固技术的必要性和存在的问题,提出一套基于SEM的FPGA抗单粒子翻转解决方案,并给出了在XC7K410T型FPGA上的试验验证结果,验证了加固技术的有效性。     

大亚湾中微子实验PMT触发判选电路的初步设计

介绍了用于大亚湾中微子实验的PMT触发判选电路的一种设计方案.从PMT触发判选电路的设计要求谈起,着重讨论了如何采用现场可编程门阵列(FPGA)来实现判选过程及数据暂存,介绍了采用来自GPS的高精度时间信息对事例数据进行时间标记的具体方法.     

美推出新型核电厂数字显示系统

正【美国商业资讯网(Business Wire) 2019年1月10日报道】2019年1月10日,美国纽斯凯尔电力公司(NuScale Power)和Ultra电气能源公司(Ultra Electronics Energy)联合推出了一种使用现场可编程门阵列(FPGA)的显示系统。这是美国首次在核工业领域使用FPGA技术对核电机组运行参数进行实时监测和显示。纽斯凯尔目前正在开展小型模块堆研发。     

高精度时间测量系统的网络读出设计与实现

设计了一种基于网络读出的多通道时间测量控制系统。该系统基于FPGA实现1 Gigabit以太网TCP服务端关键协议的逻辑设计,用于系统时间测量数据的高速传输,对于当前TOF时间测量电子学系统读出具有借鉴意义。通过对本时间测量系统进行性能分析和网络传输测试,实验结果表明:系统单通道时间测量精度好于22 ps,该1 Gigabit以太网TCP逻辑设计传输性能可达600 Mbps。     

正电子发射断层成像系统中数字化多通道时间数字转换研究

利用现场可编程门阵列（FPGA）内部延迟链,对正电子发射断层成像（PET）系统中高精度时间数字转换（TDC）进行研究。采用粗时间和精细时间相结合的方式测量时间,粗时间利用时钟计数器实现,精细时间利用FPGA延迟链实现。测试时间测量的微分非线性和积分非线性,并在双探头PET实验平台上通过时间符合,对系统总体时间分辨进行测试。实验结果表明,TDC时间分辨达79.3ps,微分非线性为-0.2LSB/0.2LSB,积分非线性为-0.2LSB/0.3LSB,双探头PET实验系统总体时间分辨达2.1ns,可满足PET系统对时间测量的要求。     

基于FPGA与GPS的时间测量电路设计与实现

为宇宙射线缪子（μ子）测量实验设计了基于FPGA的高精度时间-数字转换器（TDC），结合TDC测量值与GPS提供的标准时间(UTC)精确记录了粒子事件的时间信息。TDC采用粗计数+细时间测量相结合的方式，用计数器实现动态范围大于1 s的粗时间测量；使用FPGA加法进位延时链构建时间内插完成了细时间测量，并借助Wave-Union与bin-by-bin方法提高时间分辨并改善非线性。实验室测试双边沿TDC的时间分辨为16.68 ps，时间测量精度（RMS）好于45 ps。测量结果表明，该TDC满足脉冲前沿时间甄别要求。     

The Real-Time,High Precision Phase Difference Measurement of Electron Density in HL-2A Tokamak

This paper introduces a real-time high precision measurement of phase difference based on Field Programmable Gate Array (FPGA) technology, which has been successfully applied to laser grating interference measurement and real-time feedback of plasma electron density in HL-2A tokamak. It can track the changes of electron density while setting the starting point of the density curve to zero. In a laboratory test, the measuring accuracy of phase difference is less than 0.1?, the time resolution is 80 ns, and the feedback delay is 180 μs.     

Development of readout electronics for bunch arrival-time monitor system at SXFEL

A bunch arrival-time monitor(BAM) system,based on electro-optical intensity modulation scheme, is under study at Shanghai Soft X-ray Free Electron Laser.The aim of the study is to achieve high-precision time measurement for minimizing bunch fluctuations. A readout electronics is developed to fulfill the requirements of the BAM system. The readout electronics is mainly composed of a signal conditioning circuit, field-programmable gate array(FPGA), mezzanine card(FMC150), and powerful FPGA carrier board. The signal conditioning circuit converts the laser pulses into electrical pulse signals using a photodiode. Thereafter, it performs splitting and low-noise amplification to achieve the best voltage sampling performance of the dual-channel analog-to-digital converter(ADC) in FMC150. The FMC150 ADC daughter card includes a 14-bit 250 Msps dual-channel high-speed ADC,a clock configuration, and a management module. The powerful FPGA carrier board is a commercial high-performance Xilinx Kintex-7 FPGA evaluation board. To achieve clock and data alignment for ADC data capture at a high sampling rate, we used ISERDES, IDELAY, and dedicated carry-in resources in the Kintex-7 FPGA. This paper presents a detailed development of the readout electronics in the BAM system and its performance.     

An USB-based time measurement system

<正>In this paper,we report the electronics of a timing measurement system of PTB(portable TDC board), which is a handy tool based on USB interface,customized for high precision time measurements without any crates. The time digitization is based on the High Performance TDC Chip(HPTDC).The real-time compensation for HPTDC outputs and the USB master logic are implemented in an ALTERA's Cyclone FPGA.The architecture design and logic design are described in detail.Test of the system showed a time resolution of 13.3 ps.     

PET系统中数字化恒比定时的研究

针对PET探测器中快速脉冲信号的数字化恒比定时进行了研究,提出了相应的解决方案。该方案硬件以FPGA为核心,脉冲信号经过高速ADC数字化之后,在FPGA中通过DCFD(Digital Con-stant Fraction Discriminator)算法提取其时间信息。实验结果表明,DCFD时间分辨达到772 ps,能够满足PET系统对时间测量的要求。     

基于FPGA的时间间隔测量设计与实现

本文主要介绍了一种基于FPGA的高精度时间-数字转换器(TDC)。该TDC在设计上采用了粗计数与细时间测量相结合的技术。粗计数通过高性能的二进制计数器实现,细时间测量利用FPGA的快速进位链实现时间内插。为了改善测量分辨,在设计中借助Wave-Union方法对超大码宽进行了分割。为检验TDC的性能,对其进行了多项测试,获得较好的测试结果。该TDC在大于200ms的动态范围内的时间分辨率小于50ps。微分非线性(DNL)的范围为-1~1.5LSB,积分非线性(INL)的范围为-1.5~1.5LSB。该TDC将应用于In-beam PET影像装置中的飞行时间测量。     

A digitalizing board for the prototype array of LHAASO WCDA

In this paper,a digitalizing board for readout of PMT signals in the prototype array of WCDA(water Cerenkov detector array)for LHAASO(Large high altitude air shower observatory)is designed.The prototype array is composed of 9 PMTs,including the pulse time and charge measurement from the PMTs,and clock generation and trigger decision.In the digitalizing board,FPGA reconfiguration and data readout via VME bus are implemented.Test results show that the performances meet well with the requirements of readout electronics.It has been installed in Yangbajing and tests with the prototype array and DAQ is ongoing.     

Carry-chain propagation delay impacts on resolution of FPGA-based TDC

The architecture of carry chains in Field-Programmable Gate Array （FPGA） is introduced in this paper. The propagation delay time of the rising and falling edges in the carry chains are calculated according to the archi- tecture and they are predicted not equal in most cases. Tests show that the measuring results of the propagation delay time in EP3C 120F484C8N series FPGA of Altera are in line with the inference. The difference of propa- gation delay time results in different accuracies of Time-to-Digital Converter （TDC）. This phenomenon shall be considered in the design of TDC implemented in FPGA. It can ensure better accuracy.