参加2011北京大学生集成电路的启示

培养二十一世纪集成电路设计人才是我们教师面临的历史任务。论述了参加北京市2011首届"华大九天杯"大学生集成电路大赛引发的一些启示:正确的指导思想、科学的组织程序、踏实认真的准备工作以及大赛对校企合作、对集成电路相关课程的教学改革启示等。实践表明,开展大学生集成电路设计竞赛,对于推进我国集成电路人才培养、推进质教育、理论实践结合能力、解决问题的能力、培养学生创新精神、团队协作能力和培养学生的集体荣誉感等方面具有重要意义,同时也对高校的集成电路设计课程和实践教学改革起一定的引导作用,极大的强化了学生绘制版图和电路设计能力。     

用于二-十进制转换的低功耗除法器

设计了一种用于二-十进制转换的低功耗除法器.在光栅检测芯片EYAS和低功耗火炮计数芯片ZCOUNT中,需要进行32位无符号数的二-十进制转换,初始采用无符号定点除法器(UFP)方案,随后提出了快速UFP除法器(FUFP)方案,以节约功耗和运行时间.与UFP方案相比,FUFP方案中,芯片面积增加了19％,但功耗降低了8％～10％,运行周期缩短了43％～72％.     

双阈值多米诺或门性能估计及其工艺浮动下的适用性分析

 提出了一种基于小波神经网络,估计双阈值多米诺或门的漏功耗和速度,随着扇入的增加,非线性变化的系统方法.分析表明,此方法估计误差均小于5%,具有很高的准确性和稳定性,产生估计误差的原因为功耗比例变化和电容匹配的影响.最后,利用蒙特卡罗分析验证了此方法在工艺参数浮动下的适用性,并得出结论:在工艺参数的影响下,适用于较小扇入的漏功耗估计和较大扇入的延迟估计.     

光栅测量芯片中显示接口的设计

提出了一种光栅测量芯片中液晶显示接口的电路设计方法,电路主要由四个模块组成:MCU,CDU,I/O 以及一个同步 FIFO.使用 SMGl2864C 这款芯片作为液晶驱动模块,并应用了 Verilog 硬件描述语言来对整个电路结构进行描述,之后使用 Modelsim 工具来进行功能仿真,最后应用 Synplify 工具对所设计的整个电路进行综合.通过在 Xilinx VirtexⅡ FPGA 平台上进行的后仿真及验证,得到的时序分析结果显示出所设计的电路满足显示接口的设计要求.此外,本电路还有着很好的灵活性及可移植性,通过修改 MCU 模块中的时序约束参数,就可以达到在其他的液晶驱动电路下工作的目的.     

基于FPGA的液晶控制器设计

介绍了一种基于 FPGA 的集成液晶控制器.系统由显示模块和控制模块组成,显示模块(LEM101)为10 bit 多功能通用型器件,内含看门狗(WDT)/时钟发生器,2 种频率的蜂鸣驱动电路,内置显示RAM,及3-4线串行接口.控制器基于1.5万门 FPGA 芯片(Xilinx XC3S1500),易于扩展和升级.利用 Verilog 语言,在 FPGA 芯片中实现了控制模块的设计,通过 GR-XC3S-1500 开发板验证,本设计完全满足对液晶模块的控制要求,并成功应用于光栅测量显示控制系统中.控制模块由四部分组成:存储、译码、串并转换器、输出控制.文章讨论了设计方法和设计过程,给出了部分 Verilog 代码.此外,本设计还创造性地在电源和 FPGA 芯片间插入低成本元件,满足了液晶上电后,初始化命令的延迟要求,从而节约了 FPGA 的硬件资源.     

45nm工艺pn混合下拉网络多米诺异或门设计

提出了一种pn混合下拉网络技术,即在多米诺门的下拉网络中混合使用pMOS管和nMOS管来降低电路的功耗并提高电路的性能.首先,应用此技术设计了多米诺异或门,与标准的n型多米诺异或门相比,新型异或门的静态功耗和动态功耗分别减小了 46%和3%.然后,在此技术的基础上,综合应用多电源电压技术和双阈值技术设计了功耗更低的多米诺异或门,与标准的n型多米诺异或门相比,静态功耗和动态功耗分别减小了82%和21%.最后分析并确定了4种多米诺异或门的最小漏电流状态和交流噪声容限.     

离子掺杂磷酸铋的制备及其光催化性能研究

利用水热法制备Cu²⁺及Cu²⁺、Zn²⁺共掺杂的磷酸铋基复合光催化材料。采用X-射线衍射(XRD)、电子扫描显微镜(SEM)、傅里叶变换红外光谱仪(FT-IR)等进行表征。以亚甲基蓝为目标降解物,研究Cu^2+-掺杂及Cu²⁺、Zn²⁺共掺杂BiPO₄的复合催化剂光催化活性。结果表明,掺杂改性后的催化剂催化降解率明显增高：其中Cu²⁺掺杂降解率为90%, Cu²⁺、Zn²⁺掺杂降解率为95%。     

基于FPGA的片上网络虚拟通道控制器的设计

虚拟通道控制器的设计是实现虚拟通道技术的关键.基于FPGA实现技术,利用VHDL硬件描述语言设计实现了一种适用于网格、半环网、环网三种拓扑结构的虚拟通道控制器.该虚拟通道控制器工作频率能够达到689MHz,FPGA资源占用率仅为1%,是一种高效的虚拟通道控制器设计方案.     

集成电路设计大赛与创新能力培养

创新是一个民族进步的灵魂,是国家兴旺发达的不竭动力。集成电路设计大赛在创新型人才培养中有四个重要作用,即集成电路设计大赛提高了学生自学能力、实践能力和创新能力;集成电路设计大赛发掘了大批在科技创新方面有潜力的优秀大学生和研究生;集成电路设计大赛为学生就业拓宽了渠道;集成电路设计大赛提高了高校的教学质量。     

IO复用电路的设计与研究

提出一种IO复用方法,将设计的IO复用电路应用到拥有多个功能模块的芯片中,使多个模块共享同一组IO,通过减少芯片中IO的数量来节省芯片面积。仿真结果表明,静态输入IO复用电路和动态输出IO复用电路均具有较好的性能,其工作频率分别达到2.5GHz和1GHz。将这两种IO复用电路应用于含有4个功能模块的芯片中,芯片的IO数量减少76个,节约版图面积2.54mm2,IO版图优化率高达72.95%。最后,推导出拥有2~8个功能模块的芯片的IO版图优化率在50%~87.5%的范围内。