MFC信号译码器的抗干措施措施

简要介绍了ＭＦＣ信号译码器的原理，分析了脉冲干扰的特性及ＭＦＣ信号的特点，提出了一种抗脉冲干扰的有效措施。     

AT83SND2CMP3：低功耗MP3译码器

Atmel公司推出组合了所有特性的单片MP3详码器AT83SND2CMP3，允许手机播放MP3音乐和铃卢，并能把它转换成笔型驱动器。     

一种由AT89C51单片机实现的多功能记时显示器

本文旨在介绍一种价格低廉 ,操作简单 ,通用性强的多功能计时显示器。     

用LED寻找故障的电缆测试仪

本例描述了一个简单的电缆测试仪,它能形象地显示出一根16线电缆束(用于超声辅助驻车系统)的通断问题。一家承包商小批量地生产该线束,因此不适合采用自动化测试仪。为简单起见,用测试信号驱动几只LED,形象化地表示出通断情况。图1中的电路产生一个从0至15的二进制数(0000至1111)。可     

译码器在数字电路设计中的应用

译码器在数字系统中具有重要的地位,它除了常为其它集成电路产生片选信号之外,还可以作为数据分配器、函数发生器用。以TTL系列中规模芯片3/8线译码器74HC138为例介绍了译码器在电路设计中的应用。     

基于CMMB系统的LDPC译码器的设计与实现

根据CMMB中LDPC码校验矩阵的结构特点,提出了一种部分并行译码结构的实现方法,并在XILINX的VirtexIV的XC4VLX80型FPGA上实现了这种结构。该设计充分利用了LDPC校验矩阵的规律,采用了一种适当的硬件结构和独特的存储器调用控制策略,故可在保证高性能和较大吞吐率的情况下,以较少的硬件资源实现两种码率的复用。     

基于IP核的Viterbi译码器实现

Viterbi译码器在通信系统中应用非常普遍,针对采用DSP只能进行相对较低速率的Viterbi译码的问题,人们开始采用FPGA实现高速率Viterbi译码。本文首先简单描述了Viterbi译码的基本过程,接着根据Viterbi译码器IP核的特点,分别详细介绍了并行结构、混合结构和基于混合结构的增信删余3种Viterbi译码器IP核的主要性能和使用方法,并通过应用实例给出了译码器IP核的性能仿真。     

(2,1,7)维特比译码器结构优化设计与实现

对于维特比译码器设计与实现时速度的制约问题,通过优化加、比、选各单元模块结构,采用模归一化路径度量值和全并行的ACS结构,简化了ACS硬件实现的复杂度并极大地提高了运算速度,为了提高数据吞吐率,幸存路径存储与回溯单元使用4块SRAM优化数据的存储、回溯和译码。利用TSMC0.18逻辑工艺,实现了一种回溯度为64、3bit软判决的(2,1,7)维特比译码器,在1.98V,125℃操作环境下,使用DesignCompiler逻辑综合后静态时序分析,显示数据最大吞吐率为215Mb/s,Astro自动布局布线后的译码器芯片内核面积为1.56mm2,功耗约为103mW。     

基于FPGA的SFBC码译码算法实现

在分析空频分组码（SFBC）编译码算法的基础上,重点研究了译码算法的工程实现方法。为解决SFBC码译码器现场可编程门阵列（FPGA）实现时的复杂性高、占用资源多的问题,提出了一种基于FPGA的优化译码器结构和实现方案,有效减少了资源占有量,提高了处理速度,并在Xilinx的xc4vlx80芯片上实现了SFBC码译码器,通过时序仿真结果验证了译码结构的有效性和实用性。