基于资源共享的ALU设计

文章结合ALU设计,提出了基于等价变换的资源共享设计方法,在分析了ALU功能的基础上,给出了一个资源共享型ALU设计实例,与基于指令功能设计方法相比,资源共享设计方法在节省资源方面有独到的优势。该设计方法不仅适用于基于HDL描述的现代设计方法,而且也适用于传统的原理图设计方法。     

适用于异步徽处理器的16位自定时ALU

针对嵌入式微处理设计中提出的高性能,低功耗的要求,提出了一种面向异步微处理器的由动态电压级联逻辑电路（DCVS）构成的16位自定量ALU。在综合考虑面积、速度、功耗及指令的统计分布情况下,该ALU具有优异的性能。     

一种可重构体系结构的声码器ALU设计

文章介绍了采用可重构体系结构的TR600语音编解码器中的ALU设计。重点讨论了ALU的资源部件、数据通路、指令及在设计中的平衡规则。该ALU采用VHDL语言描述,经过仿真、综合和FPGA验证后,完全符合设计要求。     

一种用于18位∑△A/D变换器的低通数字滤波器设计

介绍了一种可用于语声信号处理的高性能EllipticBireciprocal结构低通波数字滤波器实现的集成设计方法。充分利用先进半导体工艺的速度，采用硬件复用技术，整个电路的所有运算分化为单步的加减在一带超前进位链的ALU单元上分时进行，由此节省硬件耗费。该滤波器在时域及频域上的性能已在C模拟器上经过验证，能够达到纹波系数小于0．00007dB，阻带衰减大于112dB。     

Repeated patterns in genetic programming

Evolved genetic programming trees contain many repeated code fragments. Size fair crossover limits bloat in automatic programming, preventing the evolution of recurring motifs. We examine these complex properties in detail using depth vs. size Catalan binary tree shape plots, subgraph and subtree matching, information entropy, sensitivity analysis, syntactic and semantic fitness correlations. Programs evolve in a self-similar fashion, akin to fractal random trees, with diffuse introns. Data mining frequent patterns reveals that as software is progressively improved a large proportion of it is exactly repeated subtrees as well as exactly repeated subgraphs. We relate this emergent phenomenon to building blocks in GP and suggest GP works by jumbling subtrees which already have high fitness on the whole problem to give incremental improvements and create complete solutions with multiple identical components of different importance.     

一种低成本八位嵌入式MCU内核设计

本文介绍了一个低成本大的8位嵌入式微控制器内核设计，设计采用哈佛结构，双数据总线，指令系统兼容CYASM指令集。本文针对减小面积以实现低成本的目的，详细介绍了系统结构及各模块的设计思想和改进方法。     

FPGA动态重构技术在算术逻辑单元中的应用

基于Virtex2-Pro ML310开发环境,使用基于模块(Module-based)的部分动态可重构方式,实现了动态重构技术在算术逻辑单元中的运用.实验数据结果表明使用普通方法需要下载的文件大小是使用部分动态重构方法的5.82倍,部分动态重构以较小容量的硬件资源,实现了较大的时序系统整体功能,减小了算术逻辑单元的面积,增加了电路的下载速度并且提高了硬件利用率.     

兼容MIPS指令集的超标量微处理器ALU设计

文章介绍了一种兼容MIPS指令系统的32位超标量微处理器IP核(简称BSR03)的设计。重点讨论了其中的32位先行进位ALU的设计,以及对补码数与无符号数算术运算的溢出、进位、借位、比较等问题的处理方法。BSR03采用自顶向下的层次设计方法,用VH DL语言进行描述,用Active-H DL6.1进行仿真、验证,用synplify pro7.1进行综合,该设计符合预定的结果。     

Hardware-efficient low-power 2-bit ternary ALU design in CNTFET technology

This paper proposes a hardware-efficient low-power 2-bit ternary arithmetic logic unit (TALU) design in carbon nano tube field effect transistor technology. The proposed TALU architecture combines adder-subtractor and Ex-OR cell in one cell, thereby reducing the number of transistors by 71% in comparison with other TALU architecture. Further, the proposed TALU is optimised at transistor level with a new pass-transistor logic-based encoder circuit. Hspice simulation results show that the proposed design attains great advantages in power and power-delay product for addition and multiplication operations than reported designs. For instant, at power supply of 0.9 V, the proposed TALU consumes on average 91% and 95% less energy compared to their existing counterparts, for addition and multiplication operations, respectively.     

一种高速实时定点FFT处理器的设计

本文讨论了采用FPGA和ASIC硬件实现高速实时FFT处理器的设计方案，作者在这种高速FFT设计时选择的特点基于Radix4DIT算法、采用乒乓RAM的设计思路以及级与级间采用流水结构，另外由于FFT基4运算的复杂性，所以在设计基4运算单元、数据通道中串并转换、运算数据的立齐、颠倒位序、双地址发生等方面也有一些特点。整体上考虑是；尽可能地能够进行高速的FFT运算，本文针对1024点、16bits位长、定点数、复数点进行运算；考虑到芯片外围接口的问题，希望外围能够尽量方便用户使用，所以在外围数据、状态和控制线上比较精简，从而把复杂的控制部分转移到芯片内部实现。