全文获取类型
收费全文 | 674篇 |
免费 | 59篇 |
国内免费 | 55篇 |
专业分类
电工技术 | 52篇 |
综合类 | 31篇 |
化学工业 | 24篇 |
金属工艺 | 8篇 |
机械仪表 | 16篇 |
建筑科学 | 28篇 |
矿业工程 | 7篇 |
能源动力 | 9篇 |
轻工业 | 34篇 |
水利工程 | 7篇 |
石油天然气 | 38篇 |
武器工业 | 22篇 |
无线电 | 137篇 |
一般工业技术 | 45篇 |
冶金工业 | 3篇 |
原子能技术 | 1篇 |
自动化技术 | 326篇 |
出版年
2024年 | 1篇 |
2023年 | 3篇 |
2022年 | 7篇 |
2021年 | 9篇 |
2020年 | 6篇 |
2019年 | 12篇 |
2018年 | 3篇 |
2017年 | 15篇 |
2016年 | 18篇 |
2015年 | 22篇 |
2014年 | 48篇 |
2013年 | 38篇 |
2012年 | 58篇 |
2011年 | 39篇 |
2010年 | 43篇 |
2009年 | 61篇 |
2008年 | 90篇 |
2007年 | 89篇 |
2006年 | 56篇 |
2005年 | 46篇 |
2004年 | 33篇 |
2003年 | 18篇 |
2002年 | 11篇 |
2001年 | 16篇 |
2000年 | 2篇 |
1999年 | 6篇 |
1997年 | 4篇 |
1996年 | 8篇 |
1995年 | 2篇 |
1994年 | 4篇 |
1992年 | 4篇 |
1991年 | 5篇 |
1990年 | 4篇 |
1989年 | 4篇 |
1988年 | 1篇 |
1984年 | 1篇 |
1983年 | 1篇 |
排序方式: 共有788条查询结果,搜索用时 15 毫秒
11.
一种双游程编码的测试数据压缩方案 总被引:1,自引:0,他引:1
SOC芯片测试中一个主要的挑战就是处理大量的测试数据.为了减少芯片测试中的测试数据,提出了一种双游程的编码方案,采用变长到变长的编码方式对0游程和1游程进行编码.该算法在编码时同时考虑0游程和1游程,大大减少了测试数据中短游程的数量,同时文中给出了一种基于有限状态机的解压缩算法的实现方案.理论分析和实验结果证明该方案具有高压缩率、硬件实现简单等特点. 相似文献
12.
为提高集成电路测试效率,提出一种结合三态信号的改进游程编码压缩方法。先对原始测试集进行部分输入精简处理并填充测试集的无关位,再对经过预处理的测试集根据游程长度进行变长分段处理找出最优段长。按照游程长度的出现频率对最优段长下的参考位设置编码表进行编码压缩,使用三态信号编码标志位并将编码压缩后的测试集存入自动测试设备(ATE),最终通过设计解压电路对ATE中存储的压缩数据进行无损解压。实验结果表明,在硬件开销未明显增加的情况下,该方法的测试数据平均压缩率达到74.39%,优于同类压缩方法。 相似文献
13.
基于Hadoop的测试数据处理系统设计与实现 总被引:2,自引:0,他引:2
提出一种基于Hadoop软件框架进行海量测试数据处理的解决方案。在深入研究Hadoop分布式系统构架、HDFS分布式文件系统以及Map Reduce分布式编程模型的基础上,设计并实现了二进制测试数据文件到HDFS的传输机制以及基于Map Reduce的测试数据分布式格式转换系统。最后搭建实验环境,验证了整个系统的正确性并对分布式格式转换系统进行性能评估。与本地单机相比,系统在处理海量数据时具有更高的效率及更好的可拓展性。 相似文献
14.
不知不觉间,240GB/250GB的SSD硬盘已经跌破400元大关,真正进入了全面的普及期。那么,这些SSD为何能卖如此便宜,它们与中高端SSD的差距又体现在哪里?TLC闪存为普及铺路NAND闪存是决定SSD成本的核心所在,而大容量SSD之所以可以切入普及价位,则是源于TLC闪存的全面推广(图1)。早在2012年,三星就凭借840系列将TLC闪存引入 相似文献
15.
16.
首先介绍基于服务体/执行流模型的操作系统Minicore的基本特征,进而详细讨论了如何利用内核态功能实现二进制Linux应用代码的高效兼容运行方法,以及Minicore中Linux运行环境服务体设计的关键技术和解决方案,并给出了实验测试数据以说明所提出技术的有效性. 相似文献
17.
18.
本文对均匀设计进行了分析,并将其与软件测试理论相结合,提出了均匀设计的软件测试模型,重点讨论了因素、水平的构造方法和均匀设计表的选取原则,并结合实例进行了分析.该方法用较少的测试用例实现了对软件进行较全面、有代表性的测试,避免了测试的片面性和盲目性,明显提高了软件测试的效率. 相似文献
19.
用扫描链重构来提高EFDR编码的测试压缩率和降低测试功耗 总被引:1,自引:1,他引:0
为了解决系统芯片测试中日益增长的测试数据和测试功耗的问题,提出一种不影响芯片正常逻辑功能的扫描链重构算法--Run-Reduced-Reconfiguration(3R).该算法针对扩展频率导向游程(EFDR)编码来重排序扫描链和调整扫描单元极性,重新组织测试数据,减少了游程的数量.从而大人提高了EFDR编码的测试压缩率并降低测试功耗;分析了扫描链调整对布线长度带来的影响后,给出了权衡压缩率和布线长度的解决方案.在ISCAS89基准电路上的实验结果表明,使用3R算法后,测试压缩率提高了52%,测试移位功耗降低了53%. 相似文献
20.