自由曲面五坐标数控加工干涉检查

提出了一种新方法，用于环刀五坐标数控加工的干涉检查。该方法将干涉检查分为刀轴及侧刃干涉检查和端面干涉检查。首先将加工曲面分片，选取合适的初始点。然后利用自由曲面的微分特性，确定跟踪方向和步长，迅速计算出工件和刀具的最短距离，从而判断是否发生干涉。实验仿真表明，达到同样精度时，该算法计算效率远高于常规的三角面片法。     

基于Gabor展开的水下目标激光探测的信号检测与识别

针对水下目标激光探测的信号检测与识别的问题 ,通过对回波信号的Gabor展开进行分析 ,建立了局部窗口多重相关的峰值检测方法 ,以及利用系数矩阵的迹和特征值描述目标的反射性能 ,实现了对目标的分类识别。实验表明 ,上述方法对目标的有效检测率达 93 0 % ,分类识别有效率达 83 2 %。     

基于扩展分形和CFAR特征融合的SAR图像目标识别

研究了多信息融合技术在SAR图像目标识别中的应用。将扩展分形特征(Extended Fractal)与双参数恒虚警特征(Double Parameter CFAR)形成的多信息进行融合处理。运用Dempster-Shafer证据理论，在决策层对SAR图像中的像素进行识别分类。实验结果表明通过融合对像素分类的准确性明显好于单特征的检测结果，减少了虚警概率，提高了系统的识别能力。     

线性调频信号检测方法的研究

在线性调频信号体制雷达的数字脉冲压缩系统中对数字脉压后的脉冲串进行DFT相参处理时，若采样时刻偏离脉压回波的峰值时刻，不同的采样频率使得DFT相参积累后的信噪比会有不同程度的损失。本文详细分析了采样频率分别为20MHz和10MHz时对信号相参积累的影响，并对幅值检测和M／N检测两种检测方法的检测性能进行了比较，仿真结果表明，M／N检测优于幅值检测。     

高功率脉冲水中放电的应用及其发展

首先介绍了高功率脉冲水下放电的机理，然后综合论述了其应用和研究的状况，从较为成熟的脉冲水处理技术到医疗领域的ESWL应用技术，以及在脉冲电场食品杀菌和水下目标探测方面的最新发展和研究，最后指出了高功率脉冲电技术应用前景以及进行更系统和深入研究的必要性。     

基于Agent的分布式入侵检测系统研究

为了提高入侵检测系统在体系结构上的灵活性、提高入侵检测的速度,本文将Agent技术应用于入侵检测,探讨了基于Agent的入侵检测技术和模型。首先分析了网络安全及入侵检测系统的研究现状及发展趋势,以及入侵检测技术在网络安全中的重要地位和作用。在对入侵检测技术及Agent技术深入分析的基础之上,提出了一种基于Agent的入侵检测系统模型,研究了构成基本构架的各个子系统在整个模型中的作用及相互关系,给出了各自的设计实现方法,并重点讨论了基于Agent的分布式入侵检测系统模型的通信问题。     

A New Approach for Built‐in Self‐Test of 4.5 to 5.5 GHz Low‐Noise Amplifiers

This paper presents a low‐cost RF parameter estimation technique using a new RF built‐in self‐test (BIST) circuit and efficient DC measurement for 4.5 to 5.5 GHz low noise amplifiers (LNAs). The BIST circuit measures gain, noise figure, input impedance, and input return loss for an LNA. The BIST circuit is designed using 0.18 μm SiGe technology. The test technique utilizes input impedance matching and output DC voltage measurements. The technique is simple and inexpensive.     

子空间方法盲多用户检测技术分析与探索

着重分析了基于子空间跟踪的盲线性多用户检测算法 ,并对其内部算法模块进行了仿真比较 ,最后对算法性能改善方法提出了自己的新思路     

海杂波中基于混沌预测的目标检测方法改进

基于记忆库非线性预测的NP-CFAR方法是目前混沌海杂波背景中目标检测的一种典型而先进的方法.考虑到海杂波功率与特征的时变不稳定性,本文提出运用旋转超盒分类取代这一方法中的NP-CFAR进行目标检测,并探讨了运用盒维数特征提取进行预处理以节省运算开销的问题.仿真实验验证了本文所提改进方法的有效性.     

Signal Integrity: Fault Modeling and Testing in High-Speed SoCs

As we approach 100 nm technology the interconnect issues are becoming one of the main concerns in the testing of gigahertz system-on-chips. Voltage distortion (noise) and delay violations (skew) contribute to the signal integrity loss and ultimately functional error, performance degradation and reliability problems. In this paper, we first define a model for integrity faults on the high-speed interconnects. Then, we present a BIST-based test methodology that includes two special cells to detect and measure noise and skew occurring on the interconnects of the gigahertz system-on-chips. Using an inexpensive test architecture the integrity information accumulated by these special cells can be scanned out for final test and reliability analysis.