一种基于总线控制器的SoC功耗分析方法

总线是观测数据流行为从而进行媒体处理SoC芯片系统级功耗分析的较佳研究对象。Wishbone总线具有简单、灵活、免费等特点，是具有较强竞争力的系统芯片总线(SoC Bus)标准之一。在媒体处理SoC芯片的Wishbone总线控制器中增加具有功耗分析功能的专用模块，可以在不改变正常集成电路EDA设计流程的情况下较好地完成系统层次的功耗分析任务，在低功耗设计中具有广泛的应用前景。     

马克思异化理论与女性主义理论建构

女性主义运动兴起以来,女性主义者吸纳了包括马克思主义在内的众多思想流派的理论成果作为自己的理论资源。作为马克思主义理论的重要组成部分,马克思异化理论也被女性主义者借鉴用来建构自己的理论体系。女性主义者在社会实践中不断发展马克思的异化理论,丰富了女性主义的理论内涵。     

LTE关键技术原理及实际应用分析

LTE以其优越性,成为人们最受欢迎的通信手段之一,其稳定、方便、快捷等特点逐渐受到消费者的认可.本文以LTE通信技术作为论述核心,主要内容有:LTE关键技术原理、LTE的实践应用等,希望可以为LTE技术的推广和应用提供一定的借鉴作用.     

基站主设备智能节电技术探讨

对2种智能节电技术的基本原理进行了分析,根据试验数据探讨了智能节电技术的节电效果和影响因素,并给出了相应的应用建议。     

谷氨酰胺限制对杂交瘤细胞生长、代谢和单抗生产的影响

利用批培养和流加培养方式以及不同的流加培养成分,考察了谷氨酰胺限制对杂交瘤细胞生长、代谢和单抗生成的影响.谷氨酰胺限制降低了最大细胞密度和单抗比生产速率,说明谷氨酰胺限制阻碍了细胞生长和单抗生产.谷氨酰胺限制流加培养的YLac/Gluc和YLac/Cells高于批培养和谷氨酰胺非限制流加培养的,说明谷氨酰胺限制促进了葡萄糖向乳酸的生成,增强了葡萄糖的溢流代谢.与批培养和谷氨酰胺非限制流加培养相比,谷氨酰胺限制流加培养的氨和丙氨酸浓度及其比生成速率较低,而且YAmm/Gln高,YAla/Gln和YAla/Cells低,说明谷氨酰胺限制使得较多的谷氨酰胺参与脱氢反应,提高了谷氨酰胺的利用率,降低了细胞对氨和丙氨酸的生成,从而削弱了氨对细胞生长和单抗生产的毒害.在流加培养中应严格控制谷氨酰胺的流加浓度及与葡萄糖的配比,要避免谷氨酰胺过分限制导致的葡萄糖溢流代谢和对细胞生长和单抗产率的不利效应.     

高性能通用H.264/AVC变换编码的硬件结构设计

为了在硬件设计时保证实时编解码的前提下尽量提高硬件使用率,减少芯片面积,提出了一种可以处理H.264/AVC中所有变换的通用变换编码结构.通过将这几种变换算法化简,并且研究它们之间的相似性,本设计将处理单个变换的结构合并成一个通用变换编码结构.仿真和综合后的结果表明,与其他设计相比,该结构有更小的硬件复杂度,并且在50 MHz的频率下就可以达到实时编解码HD 1080i(1920×1088@60fps）格式的H.264/AVC码流的要求,有助于降低功耗.同时,从而灵活地调整该结构以达到不同的数据处理速率,从而满足各种数据处理速率的H.264/AVC编解码系统     

基于HRTF频谱特征优化MDCT域滤波

面向音频多声道虚拟环绕处理的应用,提出一种改进离散余弦变换(MDCT)域的头相关传输函数(HRTF)高效滤波算法.通过MDCT的多相滤波结构分解,得到MDCT域滤波矩阵,再根据矩阵稀疏表征的思想,以及HRTF的频谱动态范围大的特点,对MDCT滤波矩阵进行动态邻域优化,有效地提高了MDCT域滤波的效率.通过大量的实验对比表明:该方法较以往的MDCT域滤波方法大大降低了运算复杂度,且保持滤波结果的一致性;该动态邻域算法与传统时域?频域处理方法相比,主观质量差异较小;该方法大大降低了虚拟环绕处理的算法复杂度,尤其适合采用MDCT编码的压缩音频格式.     

一种基于HDTV信源集成解码芯片的RTOS的设计与实现

随着系统集成芯片（SOC）设计复杂度和上市时间等要求的提高，实时操作系统已成为SOC设计中的重要组成部分。HDTV信源集成解码芯片中的实时操作系统负责对进出芯片的数据进行管理，芯片上实现多个实时任务的同步和调度。本文介绍一个以较小内核实现的多任务实时操作系统Iota，它将总线的调度部分的转移到硬件实现，并针对解码芯片设计并实现了多任务混合调度算法。为提高系统的健壮性，Iota还具有一个简单的存储保护策略。     

访存带宽最小化的H.264整像素运动估计VLSI结构

面向H.264/AVC整像素运动估计, 提出了一种兼顾数据搬运和计算部件效率的全搜索超大规模集成电路(VLSI)结构. 通过在片上最大化重用参考像素, 使外存访问带宽得到了最小化, 每个参考像素只需访存一次. 通过分布式内存映射和图像边界的假想连接, 使参考像素的搬运过程规则、高效. 处理器单元(PE)结构简单, PE阵列以单指令多数据流(SIMD)方式工作, 数据通信采用脉动方式, 计算部件的利用效率为100％. 搜索过程没有空泡, 每拍处理一个搜索点, 支持7种可变尺寸分块, 同时完成41个分块的绝对差之和(SAD)的计算与比较. 给出了参数化的结构设计描述. 针对标准清晰度数字电视(SDTV)应用, 设计实现了一个具体的结构, 采用Faraday 0.18 μm CMOS标准单元工艺库, 逻辑门数为151×10³门, 关键路径时延为3.86 ns, 片上缓存为23.75 kB, 访存I/O引脚数为8 bit. 在216 MHz钟频下, 实时支持SDTV 720×576@30fps, 搜索范围为［-32, 32］×［-16, 16］, 2个参考图像, 访存带宽为24.9 MB/s.     

一种多媒体系统芯片M-SoC的总线调度策略

多媒体系统芯片(M-SoC)是一种典型的多任务系统芯片.芯片内部众多的数据请求源都要通过总线访问单一的片外存储器,合理调度这些总线请求成为系统设计的关键.本文通过详细分析总线上片内外数据通道的特点和数据流量,给出了一种基于多通道DMA的总线调度策略,并将该策略成功运用于单芯片音视频解码系统芯片的总线设计中.该策略有效地融合了DMA请求和总线总裁问题,普遍适用于片级总线多请求的多媒体系统芯片.