入侵检测系统的部置及入侵模式的识别

入侵检测是当今网络安全领域的一个热点问题，本文参考一般防火墙的部署配置方法以及入侵检测系统的特点，采用了一种兼顾效率与性能的旁路入侵检测系统部署结构，可适用于安全要求从低到高的各种应用场合。     

信号完整性工具汇入主流

随着深亚微米ＩＣ和时钟速度超过５０ＭＨｚ的印制板不断普及，设计师必须注意研究元器件之间的连接。直到最近以前，大多数ＩＣ或ＰＣＢ设计师都不太在意互连线延迟。但现在已有一些人开始寻找适当的ＥＤＡ工具以预估互连线延迟对整个设计的影响。可喜的是，今天的ＰＣ和工作站的计算能力越来越强，还出现了一批新工具，因而设计师可以对这些复杂问题进行仿真。ＥＤＡ厂家说，它们推出的那些工具可以筛选和分析这些互连线延迟，并把潜在的问题向设计师提出报告。新发展信号完整性分析工具的一个最新进展是ＯｐｔＥＭＥｎｇｉｎｅｅｒｉｎｇ…     

凹槽栅场板结构的AlGaN/GaN HEMT特性分析

研究了无场调制板结构、有场调制板结构但无凹槽栅、结合场调制板结构和凹槽栅工艺三种AlGaN/GaN HEMT的动态I-V特性和微波特性,认为场调制板结构和凹槽栅工艺可以有效改善AlGaN/GaN HEMT器件沟道内电场分布,显著减小电流崩塌现象,提高器件的微波输出功率特性.利用此技术研制的1mm栅宽AlGaN/GaNHEMT输出功率大于10W.     

X-波段AlGaN/GaN HEMT功率MMIC

AlGaN/GaN高电子迁移率晶体管(HEMT)以其高输出功率密度、高电压工作和易于宽带匹配等优势将成为下一代高频固态微波功率器件.微波功率器件主要有内匹配功率管和功率单片微波集成电路(MMIC)两种结构形式,功率MMIC尽管其研制成本相对较高,但功率MMIC可实现宽带匹配,同时功率MMIC的体积较内匹配功率管小得多,是满足诸如X波段TlR组件应用不可或缺的结构形式.功率MMIC的结构形式主要有微带和共面波导(CPW)两种,相比于CPW结构,微带结构的MMIC芯片面积更小,特别是对于大栅宽器件,微带结构的通孔接地更有利于寄生参量的减小,有利于提高MMIC的性能,因此微带结构也是应用更为广泛的MMIC结构形式.     

凹槽栅场板结构的AlGaN/GaN HEMT特性分析

研究了无场调制板结构、有场调制板结构但无凹槽栅、结合场调制板结构和凹槽栅工艺三种AlGaN/GaN HEMT的动态I-V特性和微波特性,认为场调制板结构和凹槽栅工艺可以有效改善AlGaN/GaN HEMT器件沟道内电场分布,显著减小电流崩塌现象,提高器件的微波输出功率特性.利用此技术研制的1mm栅宽AlGaN/GaNHEMT输出功率大于10W.     

4H-SiC MESFET结构外延生长技术

利用热壁式CVD技术生长4H-SiC MESFET结构外延材料,TMA和氮气分别用作p型和n型掺杂源.外延层厚度使用SEM进行表征,SIMS及汞探针C-V用作外延层掺杂浓度测试.通过优化生长参数,成功生长出高质量的MESFET结构外延材料并获得陡峭的过渡掺杂曲线,并给出了部分器件测试结果.     

基于表面势的HEMT模型分析

将表面势的概念引入GaAs高电子迁移率晶体管器件结构,以建立可精确描述HEMT器件输入/出特性的新模型。通过分析最基本的HEMT结构,参考Si基MOSFET中Pao-sah模型的分析方法,对沟道电荷利用泊松方程表述,并结合能带电压关系,建立HEMT器件中表面势(Φ_s)对于栅压(V_(GS))的关系。基于上述分析计算了沟道中电子的饱和点。根据推导所得方程,模型计算得到的某具体器件沟道面电荷密度(n_s)-栅压(V_(GS))关系曲线和基于T-CAD工具仿真结果在线性区得到很好的吻合。     

中央电视台B-1高清转播车设计与实现（下）

4.双节目制作能力由于系统和结构设计合理,功能强大,我们已经具备了同车双节目制作的基本条件。本车具有两个独立的制作区。系统拥有可以进行全面调度的监视系统,可以分成两个独立互不干扰的TALLY系统,还拥有作为主备的两个一模一样的主下变换器和分配通道,     

2GS/s 6-bit 自校准快闪ADC

A single channel 2-GS/s 6-bit ADC with cascade resistive averaging and self foreground calibration is demonstrated in 0.18-μ m CMOS. The calibration method based on DAC trimming improves the linearity and dynamic performance further. The peak DNL and INL are measured as 0.34 and 0.22 LSB, respectively. The SNDR and SFDR have achieved 36.5 and 45.9 dB, respectively, with 1.22 MHz input signal and 2 GS/s. The proposed ADC, including on-chip track-and-hold amplifiers and clock buffers, consumes 570 mW from a single 1.8 V supply while operating at 2 GS/s.