排序方式: 共有159条查询结果,搜索用时 15 毫秒
121.
本文主要针对VLIW结构的处理器结构特点,提出了一种基于伪随机和模块化指令流激励的面向对象的逻辑验证平台的设计方法,提高了处理器验证的覆盖率和效率。验证人员可以在平台上协同工作,开发相应的验证程序,完成指定的逻辑功能验证任务。实验结果表明该平台的建立解决了逻辑功能验证的瓶颈,该平台具有高效、灵活、易用和维护性好等特点。 相似文献
122.
123.
高性能连续时间Sigma-Delta调制器系统级设计 总被引:4,自引:4,他引:0
介绍了高性能连续时间Sigma-Delta调制器的系统设计和行为级建模的方法,并通过在噪声整形滤波器中加入一对零点改善了调制器带内信噪比.仿真结果显示,该调制器适用于转换精度14位,转换速率7.8Msps的多bit连续时间Sigma-Delta A/D转换器. 相似文献
124.
125.
126.
一种新型的无损视频压缩算法 总被引:1,自引:0,他引:1
多次使用有损压缩技术压缩数字视频,会导致视频的质量大幅下降,从而降低了数字视频的可再利用率,为此设计了一种新型的无损视频压缩算法。 该算法的特点在于:(1)提出了一种改进的基于上下文树的算术编码来压缩运动补偿后的误差帧。(2)针对改进的算术编码,优化基于宏块的运动估计与补偿算法,以提高无损视频压缩算法的压缩率。对于压缩运动补偿后误差帧的算法,与静态图像无损压缩算法JPEG-LS和CALIC相比表明,该文设计的无损视频压缩算法的压缩率超过JPEG-LS算法最高为23.3%,超过CALIC算法最高为19.3%。 相似文献
127.
128.
基于快速舍入的双精度浮点乘法器的设计 总被引:1,自引:1,他引:0
文章设计了一个基于快速合入的双精度浮点乘法器。它通过预测和选择实现快速舍入。克服了传统合入方法舍入模式单一、舍入逻辑复杂、硬件开销大等不足,显著地提高了浮点乘法器的性能。该浮点乘法器采用四级流水线,在0.180μm CMOS工艺下综合实现,关键路径延迟为3.15ns。 相似文献
129.
一种静态可控功耗的数据Cache设计 总被引:4,自引:2,他引:2
在目前的微处理器设计中,片内Cache存储器的能量损耗所占的比重越来越大。本文给出了一种能够有效降低功耗的数据Cache设计方法。该方法通过静态调节组映射策略,根据应用程序的自身特点调节数据Cache的容量大小,并且选择合理的替换算法,在保证高性能的同时降低了能量损耗。 相似文献
130.