排序方式: 共有159条查询结果,搜索用时 31 毫秒
81.
82.
基于PC与数据采集系统的DSP&CPU芯片功能验证方案 总被引:1,自引:1,他引:0
随着现代超大规模集成电路设计、制造工艺的快速发展,芯片的测试与验证所需的费用也越来越高.针对这个问题,本文提出了一种数字芯片的功能验证方案,该方案充分利用了PC机的丰富资源和数据采集系统的强大功能,有效地降低了数字芯片功能验证的成本.作者成功地运用该方案对一个百万门级的DSP&CPU芯片进行了功能验证,实际应用证明,该方案使用灵活、可靠,并且可以大幅降低芯片验证所需的费用,为数字芯片的功能验证提供了可以借鉴的有效方案. 相似文献
83.
84.
85.
86.
为使高性能超标量处理器能够完成多条指令并行,寄存器堆需要提供多端口的高速访问。文章介绍了一种可写穿的16端口寄存器堆存储单元设计,在1.8V0.18μm CMOS工艺下,该存储单元的10个读口和6个写口均可以独立访问。存储单元设计中考虑了紧凑性、可靠性和功耗问题,并且制定了长线规划来减少版图设计中串扰噪声对功能的影响。仿真结果表明,该存储单元可以作为一种更优的实现方法。工作在500MHz主频下的寄存器堆内。 相似文献
87.
集成SOC芯片系统的关键技术 总被引:1,自引:0,他引:1
集成SOC芯片系统是21世纪的发展方向.它是微电子技术按摩尔定律发展的必然结果.但为了实现SOC,还需要克服一系列设计和工艺上的难关.我国国家自然科学基金委和科技部对SOC发展已作了部署,可望我国在SOC芯片上取得快速发展. 相似文献
88.
89.
加权平均模糊恒虚警检测方法研究 总被引:2,自引:0,他引:2
在模糊逻辑检测中,利用对应于"有信号"与"无信号"2个隶属度进行判决,比统计检测方法更能充分利用参考单元所提供的信息,提高检测性能.该文将模糊逻辑和单元平均(CA)算法相结合,提出一类新的CFAR检测器,称之为加权平均模糊CFAR检测器(WCAF-CFAR),它的前、后沿滑窗均采用模糊CA方法计算出映射到虚警空间的2个隶属函数值,对这2个值进行加权获得总的背景功率水平估计.GO和SO均可看成是WCAF的特例.仿真结果表明,WCAF-CFAR在均匀背景和非均匀背景下均具有不错的检测性能. 相似文献
90.
一种适用于RFID标签芯片的AES算法结构设计 总被引:1,自引:0,他引:1
针对当前AES算法不能满足超高频RFID标签芯片小面积、高效率的要求,重新构造AES算法的轮变换,实现多个运算步骤同步完成,提高了算法执行效率;用基于有限域的逻辑运算代替S盒查找表,降低芯片面积,满足了超高频RFID系统安全性要求. 相似文献