排序方式: 共有49条查询结果,搜索用时 0 毫秒
21.
22.
23.
24.
CMOS数字电路功耗分析及其应用 总被引:1,自引:0,他引:1
讨论了有关CMOS数字电路的功耗分析和低功耗逻辑综合的一些方法。研究了信号的翻转概率与信号概率之间的关系,并由此得到信号翻转次数的表达式。然后讨论了使平均功耗最优的组合逻辑电路优化中的一些方法,最后,提出了两个用于低功耗逻辑综合的基本定理。 相似文献
25.
作为信息家电智能化的核心,嵌入式微处理器应当具备以下几个鲜明的特点:第一,多任务有更强的支持。因为实时应用和应用本身都将要求应用软件具有模块化的特征。同时不同来源的应用软件模块以及用不同方式开发的应用软件模块必须在系统一级集成在一起。 相似文献
26.
27.
28.
钟控准静态能量回收逻辑(clocked quasi-static energy recovery logic,CQSERL)只在输入信号导致输出状态发生变化的情况下才对电路节点充电(或者回收),不需要在每个功率时钟周期循环充电和回收操作;CQSERL是单端输入输出逻辑,减小了电路实现代价.设计了4位QSERL串行进位加法器(RCA)电路,和相应的CMOS电路进行了功耗比较.功率时钟为10MHz时,CQSERL电路功耗是对应CMOS电路的35%.流片实现了一个简单结构的正弦功率时钟产生电路,功率时钟的频率和相位与外接系统时钟相同. 相似文献
29.
30.
RSA密码协处理器的实现 总被引:11,自引:0,他引:11
密码协处理器的面积过大和速度较慢制约了公钥密码体制RSA在智能卡中的应用.文中对Montgomery模乘算法进行了分析和改进,提出了一种新的适合于智能卡应用的高基模乘器结构.由于密码协处理器采用两个32位乘法器的并行流水结构,这与心动阵列结构相比它有效地降低了芯片的面积和模乘的时钟数,从而可在智能卡中实现RSA的数字签名与认证.实验表明:在基于0.35μm TSMC标准单元库工艺下,密码协处理器执行一次1024位模乘需1216个时钟周期,芯片设计面积为38k门.在5MHz的时钟频率下,加密1024位的明文平均仅需374ms.该设计与同类设计相比具有最小的模乘运算时钟周期数,并使芯片的面积降低了1/3.这个指标优于当今电子商务的密码协处理器,适合于智能卡应用. 相似文献