SAL601负性电子束抗蚀剂纳米级集成电路加工

讨论了采用SAL601负性化学放大电子束抗蚀剂进行电子束曝光应用于纳米级集成电路加工的实验方法与工艺条件.经过大量实验总结,通过变剂量模型对电子束曝光中电子散射参数进行提取,应用于邻近效应校正软件,针对集成电路曝光图形进行邻近效应校正.校正后的曝光图形经过曝光实验确定显影时间及曝光剂量,最终得到重复性良好的,栅条线宽为70nm的集成电路曝光图形.     

TiSi_2/n~+poly-Si复合结构热处理对磷再分布及RIE的影响

本文对热处理过程中多晶硅中掺杂磷在 TiSi_2/n+poly-Si复合结构中的再分布行为和产生原因及其对RIE刻蚀的影响进行了系统的研究,提出了抑制高掺杂多晶硅中磷外扩散的方法和微图形成形应在退火前完成的建议.研制成的沟道长度为 0.6 μm的 TiSi_2polycide结构 LDD NMOSFET’S性能优良.     

用于CMOS工艺的双功函数Ni全硅化物金属栅

研究了Ni全硅化物金属栅功函数调整技术.研究表明,通过在多晶硅硅化前向多晶硅栅内注入杂质能够有效地调整Ni全硅化物金属栅的栅功函数.通过注入p型或n型杂质,如BF2,As或P,能够将Ni全硅化物金属栅的功函数调高或调低,以分别满足pMOS管和nMOS管的要求.但是注入大剂量的As杂质会导致分层现象和EOT变大,因此As不适合用来调节Ni全硅化物金属栅的栅功函数.由于FUSI工艺会导致全硅化金属栅电容EOT减小,全硅化金属栅电容的栅极泄漏电流大于多晶硅栅电容.     

MOSFET迁移率增强技术

随着MOSFET特征尺寸的缩小,载流子的迁移率降低已成为器件性能衰退的主要因素之一,迁移率增强技术因此获得了广泛的研究和应用。衬底诱生应力、工艺诱生应力和采用不同的衬底晶向等三类方法都可以显著提高载流子的迁移率。文章综述了常见的几种迁移率增强技术。     

Forming of Very Shallow Junction for S/D Extension in Deep Sub-Micron CMOS Devices

Very shallow junctions for S/D extension in deep sub\|micron CMOS devices are required to suppress the short channel effect as devices scaling down,and the surface concentrations ( N s) of these junctions need to be kept in a higher value to reduce the series resistance of the lightly doped drain structure.But it is very difficult for the conventional ion implantation to meet the requirement above.This article presents the results of forming very shallow and ultra\|shallow junctions used in 0.25 micron ...     

光学和电子束曝光系统之间的匹配与混合光刻技术

介绍如何实现光学和电子束曝光系统之间的匹配和混合光刻的技术,包括:(1)光学曝光系统与电子束曝光系统的匹配技术;(2)投影光刻和JBX-5000LS混合曝光技术;(3)接触式光刻机和JBX-5000LS混合曝光技术;(4)大小束流混合曝光技术或大小光阑混合曝光技术;(5)电子束与光学曝光系统混合光刻对准标记制作技术.该技术已成功地应用于纳米器件和集成电路的研制工作,实现了20nm线条曝光,研制成功了27n m CMOS器件;进行了50nm单电子器件的演试;并广泛地用于100nm化合物器件和其他微/纳米结构的制造.     

纳米电子器件及其集成

对基于Top-Down加工技术的纳米电子器件如:单电子器件、共振器件、分子电子器件等的研究现状、面临的主要挑战等进行了讨论.采用CMOS兼容的工艺成功地研制出单电子器件,观察到明显的库仑阻塞效应;在半绝缘GaAs衬底上制作了AlAs/GaAs/In0.1 Ga0.9As/GaAs/AlAs双势垒共振隧穿二极管,采用环型集电极和薄势垒结构研制的共振隧穿器件,在室温下测得其峰谷电流比高达13.98,峰电流密度大于89kA/cm2;概述了交叉阵列的分子存储器的研究进展.     

具有应变沟道及EOT 1.2nm高性能栅长22nm CMOS器件

深入研究了亚30nm CMOS关键工艺技术,特别是提出了一种新的低成本的提高空穴迁移率的技术--Ge预非晶化S/D延伸区诱生沟道应变技术,它使栅长90nm pMOS空穴有效迁移率在0.6MV/cm电场下提高32%.而且空穴有效迁移率的改善,随器件特征尺寸缩小而增强.利用零阶劳厄线衍射的大角度会聚束电子衍射分析表明,在沟道区相应的压应变为-3.6%.在集成技术优化的基础上,研制成功了高性能栅长22nm应变沟道CMOS器件及栅长27nm CMOS 32分频器电路(其中分别嵌入了57级/201级环形振荡器),EOT为1.2nm,具有Ni自对准硅化物.     

Post-Silicide杂质分凝工艺调节NiSi/n-Si肖特基势垒高度

The post-silicide of dopant segregation process for adjusting NiSi/n-Si SBH（Schottky barrier height）is described.Adopting the analysis of the I–V characteristic curve and extrapolating the SBH of NiSi/n-Si Schottky junction diodes（NiSi/n-Si SJDs）,the effects of different of process parameters dopant segregation,including segregation anneal temperature and dopant implant dose,on the properties of the NiSi/n-Si SJDs have been studied,and the corresponding mechanisms are discussed.