自对准外延CoSi_2源漏接触CMOS器件技术

ＣＯ／Ｔｉ／Ｓｉ或ＴｉＮ／Ｃｏ／Ｔｉ／Ｓｉ多层薄膜结构通过多步退火技术在Ｓｉ单晶衬底上外延生长ＣｏＳｉ２薄膜，ＡＥＳ、ＲＢＳ测试显示ＣｏＳｉ２薄膜具有良好均匀性和单晶性．这种硅化物新技术已用于ＣＭＯＳ器件工艺．采用等离子体增强化学汽相淀积（ＰＥＣＶＤ）技术淀积氮氧化硅薄膜，并用反应离子刻蚀（ＲＩＥ）技术形成多晶硅栅边墙．固相外延ＣｏＳｉ２薄膜技术和边墙工艺相结合，经过选择腐蚀，可以分别在源漏区和栅区形成单晶ＣｏＳｉ２和多晶ＣｏＳｉ２薄膜，构成新型自对准硅化物（ＳＡＬＩＣＩＤＥ）器件结构．在Ｎ阱ＣＭＯＳ工艺     

MonitorView：一种电信业务运营支撑系统统一管理体系

针对目前存在的网络运营商内多种业务运营支撑系统并存、难以进行统一管理的问题,研究提出了一种通用的 BOSS 系统应用管理体系 MonitorView。它基于一种面向应用的 Manager-Agent 管理协议,设计实现了一种面向应用管理的通用 Agent 模型和支持异构平台通信的消息中间件 SRB(service request broker),并提出了一种统一的基于元消息的管理消息体系和基于数据库表结构的体系实现,从而实现了面向异构 BOSS 系统管理的一种动态可定制的通用管理应用。     

同杆并架双回线保护选相元件研究

该文对几种常用的故障选相元件在同杆并架双回线故障下的动作行为进行了研究，提出了一种选相新方法。研究表明相电流差突变量、稳态电流序分量等选相元件在发生某些跨线及转换性故障时会误选相。在对跨线及转换性故障特点进行分析的基础上提出了一种新的基于单回线单侧电压电流量的综合选相元件，这种选相元件是在比较故障相电压的基础上判别故障相电流的相位条件来实现的。试验表明这种选相元件与相电流差突变量、稳态序分量选相元件配合可以较好地解决同杆并架双回线故障下特别是跨线及转换性故障下的正确选相问题，保护利用分相式通道在判别两侧选相结果后可实现选相跳闸。     

采用异步通信的纵联保护通道技术

分析了纵联保护传统的命令式通道现状 ,对采用异步通信的直接数字逻辑通信通道方式进行了研究 ,指出具体实施时应注意的问题。传统通道一般采用专用或复用电力线载波 ,传输时间长 ,可靠性低 ,易受干扰 ,是保护不正确动作的主要原因之一。直接数字逻辑通信采用RS - 2 32C异步通信方式 ,利用专用或复用的数字通道同时传输多位有效信息 ,可以实现多种保护方案的结合 ,具有接口简单、传输时间短、成本低等优点 ,可适应不同的数字通道方式 ,分析和试验表明其安全性及可靠性能满足闭锁式、允许式及远方跳闸纵联保护的要求     

具有渐变层半导体DBR的MOCVD外延制备

应用金属有机化合物气相淀积(MOCVD)制备了具有渐变层的半导体布拉格反射镜(DBR),分别是抛物线性、线性和突变结构的DBR.三种反射镜结构都设计为8个周期,通过白光反射谱测量突变DBR具有最大反射率.应用原子力显微镜对所制备的DBR表面形貌进行分析.结果表明,相同周期数情况下线性渐变DBR相对于其他两种结构粗糙度最小,具有良好的表面形貌,可以应用于垂直腔面发射激光器的研制.     

一种基于数字签名的实用电子投票系统

电子投票系统的研究与设计正逐渐成为信息安全领域的研究热点。本文通过研究三种典型电子投票模型,针对选票碰撞、中途退出和作弊现象等关键问题,提出一种新的电子投票系统,系统设计基于RSA、盲签名、比特承诺等技术,采用数字签名和临时id方案。研究表明,该系统可以较好地解决电子投票系统中的若干关键问题,是一种实用和安全的电子投票系统。     

聚乙烯醇冻胶纺丝研究：——凝固浴条件对纤维结构性能的影响

通过聚乙烯醇冻胶纺初生纤维及其拉伸纤维的测试分析研究了不同凝固浴条件对结构性能的影响。研究表明，较低的凝固浴温度和经筛选的凝固介质有利于形成结构性能更佳的初生冻胶丝及其拉伸纤维。用乙醇代替甲醇作凝固浴介质可纺性能良好。     

基于受损桥式起重机的检验探讨

桥式起重机是起重机械中应用最为广泛的一类特种设备,因为桥式起重机的工作环境复杂,在使用过程中很容易会受到某些损伤,尤其是服役多年的桥式起重机械,如是受损后没有及时发现,一旦发生事故,其后果将是难以想象的。本文以受损的桥式起重机为对象进行使用性能评估,对其进行应力测试和强度计算,并结合起重机的实际工况进行安全性测试和评估,从而为起重机可能的再服役时间进行判定。     

新型薄栅氧混合电压I/O缓冲器

This paper presents a novel mixed-voltage I/O buffer without an extra dual-oxide CMOS process.This mixed-voltage I/O buffer with a simplified circuit scheme can overcome the problems of leakage current and gateoxide reliability that the conventional CMOS I/O buffer has.The design is realized in a 0.13-μm CMOS process and the simulation results show a good performance increased by ～34% with respect to the product of power consumption and speed.