移动终端DDR SDRAM数据总线布线仿真与设计

对高频率数据总线运行下的移动终端PCB设计进行了论述.为了便于分析,引入了时序系统机理介绍.同时对高性能移动终端PCB设计中最重要和必需的布线设计部分进行了深入的关注.结合延迟控制技术对数据总线优化公式中的延迟预测和噪声裕量做了一定的讨论.最后,通过常用器件参数得到商业可用的DDR SDRAM设计参考并使用HyperLynx进行了眼图模板仿真验证.     

SOI硅膜厚度对RESURF LDMOS参数的影响

对SOI LDMOS进行了建模,得到了器件各主要参数的最优值与SOI硅膜厚度的关系式．以此为基础用专业软件Medici和Tsuprem4对器件进行了模拟,得到了最优漂移区浓度、最优击穿电压等参数随SOI硅膜厚度的变化曲线,这些结果对实际器件的设计以及工艺生产具有参考意义．     

无掩模定域性电沉积-增材制造技术研究进展

无掩模定域性电化学沉积-增材制造技术是采用电化学沉积原理、摈除掩模与支撑、以增材制造方式实现三维金属微结构制造的一种新技术。本文综述了体现该技术核心内容与工艺特征的代表性技术:介绍了无掩模定域性喷射电化学沉积-增材制造技术和无掩模定域性直写电化学沉积-增材制造技术的基本原理和研究现状,分析了2种技术各自的特点、存在的问题和今后的研究发展趋势。     

SMT与印刷电路板的设计

从ＳＭＴ的工艺要求出发，讨论了使用ＳＭＤ时设计印刷电路板的总体要求，提出了在利用ＰＲＯＴＥＬ设计软件时各种元器件的制作要求，制作方法以及布规范。     

一种用于符号同步的奈奎斯特滤波器优化设计

本文设计了一种用于完成QAM数字电视解调芯片中符号及匹配成形功能的奈奎斯特滤波器。对数字前端中的传统结构进行联合设计，系统结构得到优化。通过对滤波器结构的优化设计，减小了所设计的滤波器的门级电路规模，从而降低了芯片的版图面积。仿真结果表明，该滤波器通带纹波小于0．4dB，带外抑制小于-43dB。满足DVB-C标准的要求。     

钢铁材料激光热处理的研究

本文通过理论分析建立了激光热处理温度场的数学表达式。研究了不同钢铁材料在不同激光功率、扫描速度等参量作用下表面硬度的变化规律。     

一种分析高速时钟网络信号完整性的有效方法

本文基于有耗传输线模型,运用等效源理论首次分析了工作在GHz频率时时钟树电路互连系统对传输信号完整性的影响,对时钟树的'T’型结构引入三端口网络,计算结果表明这是一种有效的分析时钟树电路信号完整性的方法.     

PDP选址驱动芯片HV-CMOS器件的研究

文章提出了一种适合PDP选址驱动芯片的HV-NDMOS（High Voltage N-channel Lateral Double-diffused MOSFET）工艺结构，并通过二维MEDIC^[1]软件对该结构进行模拟，论证了其独特的优越性-防穿通。同时提出了HV-PMOS（High Voltage P-channel MOSFET）的厚栅氧刻蚀方法-多晶硅栅自对准刻蚀。     

一种固定下降沿的高精度时钟占空比调整电路

提出了一种基于连续时间积分器的高精度占空比调整电路，利用积分电压控制倒相器上升沿延迟，并进一步通过触发器合成50％占空比时钟。电路采用CMOS0．35μ m2P4M混合电路工艺实现。后仿结果表明，该电路能将30％～70％占空比的输入时钟自动调整至50％±0．2％。电路结构简单，芯片面积约为0．18mm×0．12mm，仿真功耗仅为0．2～0．4mW。该调整方法本身受电路、工艺失配影响小，且调整过程中保持调整前后下降沿对齐，便于与锁相环或延迟锁相环结合，进一步在调整占空比的同时，改善输出时钟的其他性能。     

高性能数字电视QAM初始解调器的VLSI结构设计

本文设计了一种适用于高清晰数字电视（HDTV）接收芯片的全数字正交幅度（QAM）解调器结构。该解调器由数字混频器、数字频率合成器（DDFS）和低通滤波器构成。提出采用最佳平方逼近算法优化DDFS的输出正余弦波形，使得最差情况下的无杂散动态范围（SFDR）小于-75dBc。同时，对低通滤波器的实现方式采用了正交信号复用和系数扩展的方法，优化了滤波器结构，降低了所需电路的面积。