一种开关电流电路时钟馈通的补偿技术

提出一种开关电流电路时钟馈通的补偿技术.这种技术可以同时取消误差电流中的常数项和信号关联项.在相同工艺条件下的HSPICE仿真结果表明:文中提出的时钟馈通补偿技术的开关电流存储单元与基本的开关电流存储单元相比,误差电流减小了100倍.     

一个面积和功耗优化且适用于10/100 Base-T以太网的CMOS时钟恢复电路

提出了一个新的用于10 / 10 0 Base- T以太网中面积和功耗优化的时钟恢复电路.它采用双环路的结构,加快了锁相环路的捕获和跟踪速度;采用复用的方式,通过选择信号控制电路可分别在10 Mbps或10 0 Mbps模式下独立工作且能方便地实现模式间的互换,与采用两个独立的CDR电路相比节省了一半的面积;同时,电路中采用一般的延迟单元来取代DL L,并能保证环路性能不随工艺温度等条件引起的延迟单元、延迟时间的变化而变化,从而节省了功耗.Hspice模拟结果显示,在Vdd=2 .5 V时,10 0 Mbps模式下电路的功耗约为75 m W,稳态相差为0 .3 ns;10 Mbps模式时电路功耗为5 8m W     

DHC型微机核子秤的软件设计

介绍了DHC型微机核子秤的软件设计方法。该产品采用IBM-PC/XT作为主机系统,配上软件后具有实时数据采集、处理、显示、打印的功能。它还集成了一个数据库管理软件包,能向用户提供检索历史数据、修改记录及打印报表的功能。     

I^2C总线彩电及其特点

I^2C是英文Inter Intergrated-Circuit(内部集成电路)的缩写，也可把I^2c总线直观地看作集成电路间互联总线。I^2C总线系统的特点有：主控CPU通过两根I／O线与所有的外嗣电路进行信息交换，包括一条串行数据线SDA(DATA)及一条串行时钟线SCL(CLK)；总线上挂接的每一个受控外围器件都必须设有地址脚和总线接口电路，接口电路主要由解码器、D／A     

把握时间的人

你是个时间观念很强的人，可Windows内置的时钟，日历功能只能显示当前时间，没有闹钟，没有农历，更不用说会帮我们做个日程安排。现在，我们就来寻找适合自己的漂亮时钟、方便的日历软件。把握住时间的脉搏。[编者按]     

FASTWAY话音联网系统的时钟与同步

简要叙述了FASTWAY话音联网设备，对数字网络通信中的时钟与同步进行了概括，对于FASTWAY设备开通各方向的时钟设置进行了详细分析。     

美国国家半导体推出业界最低抖动的专业级广播视频系统时钟发生器

<正>美国国家半导体公司(National Semiconductor Corporation)宣布推出一款全新的多频时钟发生器,它不但具备同步锁定功能,而且高分辨度时钟输出的抖动低至只有40ps(峰峰值)。     

光网络IC

ADI公司推出一系列PON专用的CDRs和SERDES；denseDAC^TM DAC满足当今光网络的挑战性设计要求；用于AOTF的多通道DDS；用于MEMS微镜控制的快速PulSAR ADC；10 Gbps XFP收发器和单通道信号调理器；ADM1062 Super Sequencer^TM IC：光线路卡完整电源管理解决方案。     

用SY87721实现城域网波分复用系统的多业务接入

为了使城域网的DWDM（密集波分复用）系统可以接入多种信号速率和格式，以满足用户的要求，首先介绍了一种波长转换板的设计方法，使用SY87721自适应提取28Mbit／s～2.7Gbit/s之间任意速率信号的时钟，其次介绍了SY87721提取时钟的工作原理、与单片机和CPLD（复杂可编程逻辑器件）的接口方式、对寄存器的配置和读出方式。最后介绍了使用参考时钟测量接入信号频率的方法，这会在系统维护时带来较大的方便。