8位 80 MS/s低功耗流水线型ADC的设计

采用每级为1.5位或者2位精度的7级流水线结构,即7级子ADC,设计了一款8位80 MS/s的低功耗模数转换电路。利用每一级子ADC中的钟控开关及电容实现采样保持功能,节省了整个ADC的采样保持电路模块。在满足整个ADC性能情况下,采用了逐级缩放技术,减小了芯片面积和功耗。版图设计中,考虑了每一级ADC中电容及放大器的对称性,减小了电容失配对整个ADC性能的影响。采用0.18 μm CMOS工艺,在输入信号为11.25 MHz,采样速率为80 MHz的条件下,信噪比(SNR)为49.5 dB,有效位数(ENOB)为7.98 bits,整个ADC的芯片面积为0.56 mm²,典型工作电流为22 mA。     

一种CMOS矩形波振荡器设计

振荡器是数字集成电路中常用的单元电路之一,为兼顾振荡频率和CMOS工艺集成,文中从电路结构着手,设计了一种CMOS矩形波振荡器。该振荡器采用标准CMOS电路,能够提供稳定的矩形波信号,信号输出频率和脉宽均可调节。