基于矢量控制的高性能交流电机速度伺服控制器的FPGA实现

提出了一种全数字化的基于电流矢量控制算法的交流电机速度伺服系统控制器的硬件设计方案，并在一片现场可编程门阵列FPGA中得到了具体验证和实现。该方案综合运用了矢量控制算法、M／T测速算法、PI调节算法、SVPWM算法以及EDA设计方法学等，在速度伺服或位置伺服等高性能运动控制系统中有重要的应用价值。所设计的控制器集成电路提供了标准的主机通信接口，可以对各种控制参数进行在线调整，其电流环和速度环的采样频率均可以达到20kHz以上。实验结果表明，该控制器在低速与高速运行状态下均能获得良好的动态和静态性能，其可控转速范围为0．2—10000r／min。  

基于现场可编程门阵列的多路PWM波形发生器

研制了基于现场可编程门阵列(FPGA)实现的多路PWM脉冲发生器。该脉冲发生器通过接口单元接收DSP写入的PWM脉冲宽度数据，然后产生PWM波形，其工作不受DSP影响。同时介绍了脉冲发生器的基本原理、硬件构成和实现方法。该PWM发生器既简化了电路的设计，提高了系统的可靠性，又可保证逆变器功率元件触发的同步。  

一种遵循IEC 61850标准的合并单元同步的实现新方法

简要分析了电子式互感器和保护控制设备接口的相关国际标准，指出合并单元的设计是实现此接口的关键因素。就遵循IEC61850-9-1标准设计合并单元时所面临的同步问题，分析了需具体实现的功能，并提出了一种利用现场可编程逻辑门阵列器件解决的新方法。此方法在准确、可靠判断同步输入时钟脉冲上升沿后进行多路电流、电压同步采样，在同步输入时钟受到干扰或短时丢失时，可对其进行实时跟踪和判断，从而在输入时钟恢复正常后实现合并单元的快速同步。软件仿真和实验结果均证明了此方法的有效性。  

一种基于FPGA技术的电子式互感器接口实现新方法

电子式互感器的应用对提高电力系统尤其是继电保护的可靠性具有重要的创新意义，与保护、测量装置的接口是需要重点研究及解决的问题。文中介绍了连接电子式互感器与保护、测量设备的合并单元及其功能模型，分析了合并单元与电子式互感器接口通信具有多任务并行处理等特点，提出一种基于现场可编程门阵列(FPGA)技术实现此接口的新方法。利用FPGA可完成合并单元对多路电子式互感器数字化输出进行接收和循环冗余校验的并行处理功能，通过调用FPGA的先进先出(FIF0)库能实现发送报文前对各路数据的正确排序。这种方法对于推动电子式互感器在厂站自动化中的应用，具有工程实用价值。  

基于FPGA的多路高速数据采集系统

结合数据采集系统在航天遥感中的应用，介绍了一种基于FPGA的多路数据采集系统，给出了硬件原理框图，并对系统进行了分解，而后讨论了影响系统性能的因素。实际应用证明，采用该方法设计的系统能有效地完成多路同步高速数据采集任务。  

静态背景差分运动目标检测研究

为解决传统运动目标检测算法在硬件实现上存在实时性差、开发过程复杂的问题,利用DSP Builder工具,在FPGA上实现静态背景下运动目标检测算法。结合FPGA并行计算的特点,采用模块化设计思想,按照背景差分、阈值分割和质心提取的流程搭建各算法模块。实验结果表明,该设计可以有效地检测动态目标,满足嵌入式系统对实时性的要求。  

基于FPGA的空间矢量PWM的实现

本文详述了空间矢量ＳＶＰＷＭ的算法，并提出用ＦＰＧＡ实现ＳＶＰＷＭ的方法，最后分析了使用ＦＰ－ＧＡ的优点。  

基于FPGA的静止补偿器PWM脉冲发生器设计

研制了基于现场可编程门阵列 (FPGA)实现的、用于± 50 0 kvar静止补偿器 (STATCOM)的 PWM脉冲发生器。该脉冲发生器通过接口单元接收 DSP写入的 PWM脉冲宽度数据 ,然后产生 PWM波形 ,其工作不受 DSP影响。同时介绍了脉冲发生器的基本原理、硬件构成和实现方法。该脉冲发生器已应用在工业和试验运行的± 50 0 kvar STATCOM中 ,实际运行经验表明 ,该脉冲发生器精度高、可靠 ,可解决非对称和无功控制不平滑问题 ,而且所研制的脉冲发生器也适用于其他类型的逆变装置。  

自采样比例积分控制全数字锁相环的性能分析和实现

提出了一种基于自采样比例积分（PI）控制的全数字锁相环（ADPLL）,并对该锁相环进行了详细的理论分析和仿真验证,最后用现场可编程逻辑器件（FPGA）予以实现.由于采用了自采样比例积分控制策略,使该锁相环在不同的锁频点具有几乎相同形式的传递函数,有利于理论分析和环路设计.理论分析、仿真验证和试验结果都表明该全数字锁相环具有环路参数设计简单、跟踪范围广、跟踪速度快、系统稳定性好、控制灵活等优点.该设计方案可以作为一个子系统或功能模块用来构成片上系统（SoC）,用以提高控制系统的可靠性、简化系统的硬件结构.  

FPGA的配置及其接口电路的设计

本文介绍对XILINX公司SpartanⅡ系列的XC2S50的FPGA配置数据的方法。提出了利用CPLD和FLASH组成串行配置系统实现对FPGA的上电配置以及通过计算机并口实现数据的传送和监测的方法。对内部的控制电路的电路结构、软件设计等方面进行了阐述。在此系统之上实现了计算机串口与SDRAM之间的相互通信。实验结果表明系统功能可靠、实用。经测试系统最大时钟频率可以达到76．923MHz，FLASH的读写速率可达到111Mbs。与基于单片机配置的方法比较，高速安全的完成对FPGA的上电配置。