热塑性聚酰亚胺的研究及应用进展

聚酰亚胺(PI)作为一种特种工程塑料而被广泛应用,但由于PI的熔融性能较差,产业化发展受到了限制.通过对热固性PI进行改性开发出的热塑性聚酰亚胺(TPI),其熔融性能和加工性能相对热固性PI有了质的提升,能够应用于柔性覆铜板、3D打印等领域.本文概述了TPI的合成方法及热学、力学、加工性能,总结了TPI在柔性线路板及其他重要工业领域的应用,提出了TPI未来的研究方向.     

聚酰亚胺基复合材料在电池电极中的研究进展

聚酰亚胺(Polyimide,PI)是一种以二酐和二胺为原料,热亚胺化后合成的聚合物。PI作为电池电极材料,具有理论容量高、机械强度大和易于回收的优点,但是它的绝缘性限制了内部活性位点的利用率,导致电池的倍率性能较差。本文综述了通过构建共轭结构来提高结构稳定性和引入羰基结构增加PI氧化还原中心(C=O)位点,以获得更高电池容量的研究策略,介绍了碳化PI和与石墨烯、碳纳米管的杂化以及使用静电纺丝工艺对PI作为电池电极的电化学性能的改进,对基于PI的其他复合材料的研究进行了总结,并对目前PI的研究方向进行了展望。     

智能型机车单元制动器试验装置

装置采用气动原理、嵌入式单片机智能控制技术,完成力、气压、位移等非电量信号的数据采集,实现试验数据的自动记录,并打印数据报表.提高了单元制动器检修后性能试验数据的准确性及真实性,提高了性能试验的自动化程度,减轻了工人的劳动强度.     

专用高速高压驱动器设计

以标准3-μm双阱CMOS工艺为基础,开发了高低压体硅CMOS工艺,解决了低压CMOS和高压LDMOS工艺兼容性问题.基于RESURF原理,设计了八边形结构的高压LDMOS:完成了低压控制电路与高压LDMOS集成专用高速高压驱动器的设计.测试结果表明,高压LDMOS的开通电阻约为22Ω,击穿电压不高于130V;专用高速高压驱动器功能指标达到设计要求.     

功率MOSFET抗单粒子加固技术研究

针对功率MOSFET的单粒子效应(SEE)开展了工艺加固技术研究,在单粒子烧毁(SEB)加固方面采用优化的体区掺杂工艺,有效降低了寄生双极晶体管(BJT)增益,抑制了单粒子辐照下的电流正反馈机制。在单粒子栅穿(SEGR)加固方面,通过形成缓变掺杂的外延缓冲层来降低纵向电场梯度,减弱了非平衡载流子在栅敏感区的累积,并开发了台阶栅介质结构提升栅敏感区的临界场强。实验结果表明,经过加固的功率MOSFET在满额漏源工作电压和15 V栅源负偏电压的偏置条件下,单粒子烧毁和栅穿LET值大于75 MeV·cm²/mg。在相同辐照条件下,加固器件的栅源负偏电压达到15～17 V,较加固前的7～10 V有显著提升。     

一起炉膛爆炸事故分析及其预防措施

某油田居民区锅炉房内的4#锅炉原型号为SZS6-1．25-YzQt，后来改为燃气热水锅炉，烧天然气供暖。燃烧器是大气式低压燃烧器，天然气压力为0．06～0．15MPa。2000年12月6日早8点，值班司炉工巡回检查时发现该炉有一只安全阀密封不严，然后开始停炉更换安全阀，9点钟更换完毕，接着准备点炉，其中两人负责操作，一人负责     

多种方法分析二自由度球面并联机构位置正反解

分析了球面并联机构的结构特点和应用方向,以二自由度球面并联机构为例,建立其三维模型以及运动学模型,利用螺旋理论给出自由度分析方法,并分别用欧拉角公式、螺旋理论、矢量分析法等多种理论分析二自由度球面并联机构正反解模型,为后续的动力学分析及控制系统开发提供理论基础。     

0.35μm CMOS多晶硅栅刻蚀工艺研究

本文主要研究0.35μm CMOS多晶硅栅刻蚀工艺中“硅LOSS”及“T腰”问题的形成机理.在不改变产品工艺流程的前提下,对多晶硅栅刻蚀工艺进行优化,提出“两步ME法”优化了刻蚀形貌,改善了硅LOSS、T腰的问题.满足0.35μm CMOS多晶形貌及工艺要求,具有一定的理论指导和实际意义.     

复合型低介电常数聚酰亚胺复合材料研究进展

聚酰亚胺具有优异的力学性能及耐热性,一直是微电子产业的重要电介质材料之一。近年来,随着微电子行业的发展和5G通讯技术的兴起,从能耗要求到信号接收等方面都对降低聚酰亚胺的介电常数和介电损耗提出更高的要求。如何在保留聚酰亚胺优异性能的同时尽可能降低其介电常数与损耗是目前亟需解决的问题。本文综述了近年来多孔聚酰亚胺和聚合物填料、无机纳米填料复合改性聚酰亚胺等复合型低介电聚酰亚胺的研究及应用进展,探讨了如何在降低聚酰亚胺介电常数的同时保持其他性能,并对其发展进行了展望,为新型复合型低介电聚酰亚胺材料的设计与制备提供新思路。     

亚微米PD CMOS/SOI工艺及H栅单边体引出研究

研究开发了0.4 μm PD CMOS/SOI工艺,试制出采用H栅双边体引出的专用电路.对应用中如何克服PD SOI MOSFET器件的浮体效应进行了研究;探讨在抑制浮体效应的同时减少对芯片面积影响的途径,对H栅双边体引出改为单边体引出进行了实验研究.对沟道长度为0.4 μm、0.5 μm、0.6 μm、0.8 μm的H栅PD SOI MOSFET单边体引出器件进行工艺加工及测试,总结出在现有工艺下适合单边体引出方式的MOSFET器件尺寸,并对引起短沟道PMOSFET漏电的因素进行了分析,提出了改善方法;对提高PD CMOS/SOI集成电路的设计密度和改进制造工艺具有一定的指导意义.