基于IP核复用技术的SoC设计

概述了国内外IP产业的发展情况,论述了我国发展IP核复用技术SoC设计的可能性和必要性,指出我国急需发展的关键芯片及IP核种类.     

一种全差分增益提升运放的设计与建立特性优化

在2．5V电源电压下采用中芯国际（SMIC）0．25μm混合信号CMOS工艺设计了一个单级全差分运算放大器。所设计的运放采用了增益提升技术，其主运放为一个带有开关电容共模反馈的全差分折叠一共源共栅运放。两个带有连续时间共模反馈的全差分折叠一共源共栅运放作为辅运放用来提升主运放的开环增益。此外，本文还提出了一种可用于增益提升运放高速设计的基于仿真的优化方法。仿真结果表明，所设计运放的直流增益可达102dB，单位增益频率为822MHz，通过高速优化，其达到0．1％精度的建立时间为4ns。     

低电压低功耗CMOS采样保持电路

设计了一个用于流水线型模数转换器的低压采样保持电路。为降低采保电路中运放的功耗，本文采用了增益补偿的采样保持电路结构，从而用简单的低增益运放达到高精度的效果。并从运放输出建立时间的角度对其输入电流进行优化。为了提高精度，降低采样开关的电阻并减小非线性误差，设计了信号相关自举电压控制的开关。仿真结果表明在1．8V的电源电压下，达到10bit的精度和50Mbit的采样率，整个采保电路的功耗仅为2．3mW。     

LFU算法的ASIC实现

为ASIC实现内存管理中页面替换的LFU算法,基于TSMC公司0.18 μm的单元库,用标准逻辑单元库实现LFU算法.通过研究一组数中的最小值检出和最小值地址检出的逻辑规律,简化逻辑,减小了电路规模.通过控制关键路径的级数,达到了减少延迟,提高运行速度的目的.给出了版图和静态时序分析结果.     

双极型光栅晶体管的瞬态特性模型及模拟分析

提出一种应用于CMOS图像传感器的新型光电检测器件-双极型光栅晶体管，并建立了其瞬态等效电路模型，利用电路模拟软件HSPICE的多瞬态分析法对双极型光栅晶体管的光电流特性进行了仿真，分析得出这种新型器件在0.6μmCMOS工艺参数下，由于引入pn注入结加速了光电荷的读出速率，光电流随外加电压呈指数式增长，与普通光栅晶体管相比，蓝光响应特性有较大改善。     

一种用模拟LSI实现的新型概率解码器的研究

本文利用工作在亚阈值模式的MOS管特性,设计了一种低功耗的模拟电流型乘法器,并以此乘法器为核心,设计了一组利用电流进行概率计算的模拟单元电路.根据这些单元电路,基于最大后验概率算法(MAP),实现了(5,2,3)格码软判决译码的概率解码器.在解码器的输入部分设计了新型的具有流水线结构的串行输入接口.用标准的0.6μm CMOS工艺对解码器进行了性能模拟验证.     

光电集成电路的设计自动化技术

光电子技术是继微电子技术之后近十几年来迅速发展的高技术，像微电子集成电路设计一样，不论是器件级模拟还是电器级模拟，光电子集成电路的设计都离不开电子自动化设计（EDA）。目前光电子设计软件的发展跟不上光电子技术的发展，因此光电子器件和光电子集成电路的EDA软件研究已越来越受到重视。     

一种新型DSP指令结构及数据通道

针对可以处理不同位宽数据的DSP结构,提出了一种提高指令编码密度的方法,使设计的DSP指令减少了32条。另外提出了两种能同时实现16bit乘法累加运算和32bit乘法累加运算的数据通道结构。对这两种数据通道都用Verilog语言进行了模拟仿真。     

WiMAX中多码率LDPC解码器的设计与实现

针对WiMAX中多码率LDPC码,提出一种多码率LDPC解码器结构,并且在FPGA上实现了该解码器.实验结果表明:该解码器完全可以满足IEEE802.16e标准中多码率的实现要求,而且具有高吞吐率、高性能的特点.     

MB-OFDM UWB系统中高吞吐率Viterbi译码器的实现

提出了一种用于MB-OFDM UWB系统的高吞吐率低功耗Viterbi译码器结构.该结构利用基4蝶形单元的对称性,降低了Viterbi译码器的实现复杂度.采用SMIC 0.131μm CMOS工艺设计并实现了该译码器,在时钟频率为240MHz时,它的最大数据吞吐率为480Mb/s,功耗为135mW.在加性高斯白噪声信道下,它的误码率十分接近理论仿真值.该译码器可用于MB-OFDM UWB系统以及其他高吞吐率低功耗的通信系统中.