一种测试功率MOSFET热阻的新方法

阐述了一种测试功率MOSFET热阻的新方法。该方法选取漏源电流作为温度敏感参数,在相同漏源电压和栅源电压幅度下,当栅源电压条件由直流形式变为脉冲形式时,漏源电流是有差异的,这一差异是由结温的不同造成的。而脉冲栅源电压下环境温度的调整可以用来模拟直流条件下的结温,由此可以测得器件在直流条件下的热阻。该方法具有精度高、实现容易和操作方便等优点,可作为功率MOS器件结温和热阻的有效测试方法。     

DBC陶瓷基板表面覆铜的熔断电流模型研究

为了优化设计直接覆铜(Direct Bonded Copper，DBC)陶瓷基板的表面覆铜层尺寸，并评估覆铜层的极限电流能力，利用有限元仿真分析方法，研究了不同尺寸的DBC陶瓷基板表面覆铜达到熔点时的电流变化，建立了 DBC陶瓷基板表面覆铜的熔断电流模型，通过实际测试得到了3组不同DBC陶瓷基板表面覆铜的熔断电流，并与理论模型的计算值相比较，结果表明，理论模型与实测结果之间的误差在2％之内，模型求解的准确性和实用性得到了验证。     

700V高压LDMOS器件瞬态失效机理研究

详细分析了700V横向双扩散金属氧化物半导体(LDMOS)器件瞬态失效机理的特性。研究表明触发器件寄生晶体管开启的失效功率不仅与器件内部温度有关,同时也与电场分布有关。器件温度影响寄生阱电阻和衬底电流的大小,而电场分布影响器件内部碰撞电离。器件温度与电场分布均与栅脉冲参数有密切关系。为了阐述栅脉冲参数对器件温度的影响,模拟仿真了器件的热响应曲线。     

pLEDMOS导通电阻及阈值电压的热载流子退化

研究了不同漂移区长度及不同栅场极板长度的厚栅氧化层pLEDMOS器件由热载流子效应导致的导通电阻及阈值电压的退化现象及机理.实验结果表明,增加漂移区长度能改善器件的导通电阻的退化,但加速了阈值电压的退化;增加栅场极板长度可以同时改善导通电阻和阈值电压的退化.借助TCAD仿真软件,模拟分析了不同漂移区长度及不同栅场极板长度的pLEDMOS器件的离子产生率和纵向电场,模拟结果解释了各种退化现象的机理,同时表明碰撞电离率和纵向电场的优化是改善器件参数退化的有效手段.     

新型低Cgs射频LDMOS器件设计

为了降低栅源寄生电容Cgs,提出了一种带有阶梯栅n埋层结构的新型射频LDMOS器件;采用Tsuprem4软件对其进行仿真分析,重点研究了n埋层掺杂剂量和第二阶梯栅氧厚度对栅源寄生电容Cgs的影响,并结合传统的射频LDMOS基本结构对其进行优化设计。结果表明：这种新型结构与传统的射频LDMOS器件结构相比,使得器件的栅源寄生电容最大值降低了15.8%,截止频率提高了7.6%,且器件的阈值电压和击穿电压可以维持不变。     

一种单光子雪崩光电二极管主动淬火电路

We present a novel gated operation active quenching circuit （AQC）. In order to simulate the quenching circuit a complete SPICE model of a InGaAs SPAD is set up according to the I-V characteristic measurement resuits of the detector. The circuit integrated with a ROIC （readout integrated circuit） is fabricated in an CSMC 0.5 μm CMOS process and then hybrid packed with the detector. Chip measurement results show that the functionality of the circuit is correct and the performance is suitable for practical system applications.     

不同栅压应力下1.8V pMOS热载流子退化机理研究

本文详细研究了不同栅压应力下1.8V pMOS器件的热载流子退化机理.研究结果表明,随着栅压应力增加,电子注入机制逐渐转化为空穴注入机制,使得pMOS漏极饱和电流(I_dsat)、漏极线性电流(I_dlin)及阈值电压(V_th)等性能参数退化量逐渐增加,但在V_gs=90%*V_ds时,因为没有载流子注入栅氧层,使得退化趋势出现转折.此外,研究还发现,界面态位于耗尽区时对空穴迁移率的影响小于其位于非耗尽区时的影响,致使正向I_dsat退化小于反向I_dsat退化,然而,正反向I_dlin退化却相同,这是因为I_dlin状态下器件整个沟道区均处于非耗尽状态.     

SOI-LDMOS器件改善电安全工作区后驼峰现象的研究

研究了高压SOI-LDMOS器件在引入P-sink结构改善电安全工作区(E-SOA)后I-V特性曲线呈现的驼峰现象(hump)。首先将驼峰现象出现后器件的源端总电流分成电子电流与空穴电流单独分析,确定高栅压下电子电流阶梯上升是驼峰现象产生的表面原因,进而通过仿真分析出Kirk效应导致的空穴电流在表面漂移区中电导调制是驼峰现象产生的根本原因。最后,根据对驼峰现象的分析,设计出新器件结构成功消除了驼峰现象,为今后不同类型LDMOS器件改善I-V曲线驼峰现象提供了理论指导。     

基于SoC FPGA硬件并行化计算的配电网电压控制技术

随着主动配电网以及物联网技术的发展,无功设备的接入呈现复杂化和边缘化的趋势,电压无功控制的计算也向边缘计算发展。然而由于算力受限,边缘节点纯软件式的计算所需时间较长,无法满足控制实时性的要求。针对此问题,本文提出一种基于SoC FPGA硬件并行化计算的配电网电压控制策略。首先设计了基于SoC FPGA的软硬件计算框架,在此基础上对配电网电压无功优化模型与遗传算法求解方法做了适用于FPGA的针对性改进,最后分模块设计了FPGA硬件求解结构。通过两个算例场景验证可知,相比于边缘节点纯软件式的求解方式,本方法的平均求解效率分别提升了2.41倍和2.15倍,可有效提升电压无功控制的实时性。     

基于ANSYS的TO-220封装功率器件热特性校准及优化设计

针对TO-220封装的功率器件,利用ANSYS软件对其进行三维建模及模型校准,校准过程研究了有无PCB板、热源厚度及有无引线对模型准确性的影响。进而基于校准后模型,研究了粘结层面积、芯片相对于基板位置以及基板面积与散热效果的关系。分析结果表明,焊料层面积大小对散热基本没影响,芯片在粘片工艺中应尽量把芯片放置在中间往下方位置,而基板面积越大,芯片散热效果越好。