乘累加运算器的高性能解决方案

在设计数字信号处理器时我们经常要设计高性能的乘累加运算器，文章详细分析了乘累加运算器的结构，提出了其高性能设计方案并采用标准单元进行了实现，同时提出了DCT运算单元的高性能解决方案。     

ARINC659总线接口跨时钟的研究与设计

ARINC659总线与机载计算机PCI9054接口设计中因工作时钟不同而出现亚稳态现象。为此,描述亚稳态机理,给出降低亚稳态产生条件,提出采用同步器实现控制信号传递和格雷码+异步FIFO实现数据传输。结合PCI9054接口信号时序,设计总线接口模块,通过Verilog编码实现进行仿真实验。结果表明,异步FIFO解决了ARINC659与PCI9054之间的跨时钟数据传输。     

面向实时流处理的多核多线程处理器访存队列

针对多核多线程处理器中乱序访存影响计算实时性的问题,在对典型访存队列进行研究的基础上提出了一种新的访存队列构建模型及其硬件结构.该模型采用窗口优化算法控制最差情况下的访存延迟,保证访存的实时性,同时又利用优化的乱序调度策略减少访存延迟.实验证明,该访存队列可控制最大访存延迟,与顺序访存相比,存储器具备更高的带宽,与传统的乱序访存相比较,可以充分满足计算的实时性需求,而存储器有效带宽基本不受影响,解决了多核多线程处理器承担实时流计算的基础难题.     

程序行为分析指导TLB低功耗设计

TLB(Translation Look-Asidc Buffer,变换旁视缓冲器)是存储管理单元中完成访存地址转换的核心。但研究发现TLB工作时可以消耗微处理器芯片约17%的功耗。因此,TLB低功耗设计已经引起研究者的重视。通过对经典基准测试集程序访存行为的详细分析和仿真可知,在页面非连续访问时,页面间隔统计参数能够很好地指导TLB的低功耗设计。从这一角度出发,提出了低功耗的TLB设计方法。实验结果显示,改进后的TLB片上功耗明显降低。     

嵌入式微处理器保护方式下高特权级系统调用的研究

设计拥有我国自主版权的微处理器有着重大意义。高特权级系统调用算法及高特权级系统调用测试单元ＰＣＵ是拥有保护机制微处理器的重要组成部分,文中探讨了保护方式下高特权级系统调用的数据结构、定义,给出了高特权级系统调用算法,提出了高特权级系统调用测试单元ＰＣＵ的细胞群结构,并指出细胞是高特权级系统调用测试单元ＰＣＵ的基本测试单位。细胞群结构概念的提出解决了微处理器保护测试单元结构设计的难题,使设计拥有自主     

基于微指令覆盖的最小指令集测试算法

着重讨论了如何利用微处理器中的自测试设计来缩短功能测试序列的长度,首先,依据指令的表示模型,将指令测试分成微指令序列和微指令执行两个测试层次,提出了一个基于微指令覆盖的最小指令集测试算法,只需检测指令集的子集就能达到指令测试的目的。然后,通过定义指令的测试代价和测试效率,提出了一个可以有效地选择最小测试指令集的方法,最后,将算法应用于ＮＲＳ４０００微处理器的功能测试,仅为传统的全指令集测试序列的３     

“龙腾”R2微处理器Cache单元的设计与实现

合理地组织一个多级的高速缓冲存储器(Cache)是一种有效的减少存储器访问延迟的方法。论文提出了一种设计32位超标量微处理器Cache单元的结构,讨论了一级Cache、二级Cache设计中的关键技术,介绍了Cache一致性协议的实现,满足了“龙腾”R2微处理器芯片的设计要求。整个芯片采用0.18umCMOS工艺实现,芯片面积在4.1mm×4.1mm之内,微处理器核心频率超过233MHz,功耗小于1.5W。     

面向混杂流计算的适应性存储器体系结构

可将科学计算中大量算法的计算形式视为由流计算和相当比例的通用计算混合而成。针对低并行度计算以及不易流化(Streamlization)的数据结构对流计算整体性能具有较大影响,提出了一种软、硬件可控的适应性片上存储结构DAMS Cache。该结构能够同时适应混杂流计算中流数据以及标量数据的存储需求;采用了适应性动态存储资源分配策略和适应性动态地址映射策略解决地址映射冲突问题;通过全硬件支持非规则流、条件流的存储与访问,混合数据替换策略能够充分挖掘数据的生产者-消费者局部性及时间、空间局部性。验证评估实验表明,相对Cache以及SPM(Scratchpad Memory),DAMS Cache算法的适应性较好,面向混杂流计算的性能较优。     

一种基于Simics的兼容微处理器系统级验证平台

高性能微处理器复杂度不断增大,验证也变得更为复杂,已成为设计过程中的瓶颈。文章就兼容微处理器的验证,提出了基于Simics构建系统级验证平台的一种设计方法。通过自行开发的控制模块把Simics提供的ISS(InstructionLevelSimulator)和相关的存储器模型、外围设备与外部仿真器相连构建了一个验证系统平台。在这个平台中Simics支持的处理器作为待验证兼容处理器的参考模型,测试使用的激励来自真实的操作系统和应用程序,自动比较运行结果。借助于Simics的快速仿真速度和现场恢复能力,该平台可大大加快验证速度。     

优化微程序控制器设计

大多数CISC处理器和VLIW处理器都采用微程序控制。在这些处理器中，微程序控制器的性能是决定整个处理器性能的关键因素之一。本文探讨微程序控制器的优化设计。分析如何提取公共微操作序列，提出设计寻址入口与功能入口的方法来减少微程序ROM的深度；借鉴页式微程序管理的思想，提出页式微程序ROM设计来减少微程序ROM的位宽。优化设计之后，微程序控制器面积减少28．90％。