2.5GHz低相位噪声CMOS LC VCO的设计

用0 .35μm、一层多晶、四层金属、3.3V的标准全数字CMOS工艺设计了一个全集成的2 .5 GHz L C VCO,电路采用全差分互补负跨导结构以降低电路功耗和减少器件1/ f噪声的影响.为了减少高频噪声的影响,采用了在片L C滤波技术.可变电容采用增强型MOS可变电容,取得了2 3%的频率调节范围.采用单个16边形的对称片上螺旋电感,并在电感下加接地屏蔽层,从而减少芯片面积,优化Q值.取得了在离中心频率1MHz处- 118d Bc/ Hz的相位噪声性能.电源电压为3.3V时的功耗为4 m A.     

基于自适应子带分解和内容模型的图像编码

在SPIHT算法基础上引入了两种算法——自适应子带分解算法和基于内容模型的算术编码算法，以改进压缩性能．自适应子带分解算法改变了小波变换后系数的统计分布，在低码率时峰值信噪比(PSNR)得到一定的改善；基于内容模型的算术编码算法进一步开发了子带间以及相邻像素间的相关性，增强了压缩性能．实验结果表明：文中算法和STIHT算法比较，改进了压缩性能，同时保留了零树算法的渐进传输等优点。     

基于DCT子空间失真测度的快速矢量编码算法

在本文中，我们介绍了一种基于离散余弦变换子空间失真测度的恢复速失量编码算法。该算法利用ＤＣＴ子空间映射，将失真测度维数从１６降至４，从而使编码计算复杂度隆为１／４，并且结合部分失真算法进一步减少了编码 计算复杂度。     

uClinux操作系统在嵌入式SOC平台上的移植

论文介绍如何在实验室自主开发的嵌入式SOC平台上移植并运行uClinux嵌入式操作系统。uClinux是一个源码公开的嵌入式操作系统,适合运行于无MMU的SOC平台。该设计中的嵌入式SOC平台包括一个自主设计的32位RISCCPU,并遵循Wishbone3.0总线规范。     

基于仿真的32位RISC微处理器的功能验证方法

提出了一种基于仿真(slmulation-hased)的32位RISC微处理器的功能验证方法，以伪随机生成和针对流水线模型生成激励向量方式相结合为主的验证环境的建立，提高了功能验证的自动化程度和效率；同时采用代码覆盖率来分析和指出功能验证中的遗漏之处，从而提高了整个验证环境的完备性．另外，通过FPGA硬件验证的结果以及32位RISC微处理器流片的测试结果，可以证明本文所提出的功能验证方法的有效性和完备性．     

针对流水冲突的微处理器功能验证程序的自动生成

功能验证是处理器设计中的关键问题，而基于激励向量仿真的方法是功能验证的主流技术，其难点在于如何产生高效的测试程序。研究了针对流水冲突的测试程序的自动生成方法。与常规技术相比，该方法适用于深度流水、指令系统复杂的处理器，具有自动化程度高、针对性强等优点。本文方法已应用于32位RISC处理器的验证中，取得了良好的效果。     

可重构的椭圆曲线密码系统及其VLSI设计

研究了一种新的结构可重构的椭圆曲线密码系统及其VLSI设计问题。从点乘与群运算层的调度到有限域上的高速运算方法等方面出发，提出了一些提高椭圆曲线上点乘运算的新方案；给出了一种新的支撑域和曲线参数可选择、结构可重构的高速椭圆曲线密码专用芯片VLSI架构。采用全定制与基于0，6μmCMOS标准单元库综合相结合的方式实现了该系统。测试结果表明：设计芯片能够有效地完成数字签名与身份验证完整流程；在20MHz的工作频率下，平均每次签名时间为62。67ms。     

一种CMOS静态双沿触发器的设计

提出一种ＣＭＯＳ静态双沿触发器结构,以单个锁存器构成记忆单元,而由一特殊的时钟模块产生控制信号,使锁存器在时钟上升和下降沿处瞬时导通,从而形成双沿触发的功能,最小的实现方案只用１４个管子,模拟证明其工作频率可达３００ＭＨｚ以上。     

适用于MPEG2标准的二种VLSI模块设计

本文提出了ＭＰＥＧ２视频解码器主要功能模块的专用ＶＬＳＩ结构．其中包括一种新的适用于ＭＰＥＧ２标准的ＩＤＣＴ实现方法，对于８点一维ＩＤＣＴ，只用７个变量乘常系数乘法器和１０个加／减法器，在４个时钟周期内能处理完８点数据；通过合理分配画面存储结构，提出了一种新的流水线的运动补偿预测结构．用ＶＨＤＬ语言进行仿真，并用１．０μｍＣＭＯＳ单元库进行综合，满足ＭＰＥＧ２ＭＰ＠ＭＬ视频解码的实时处理要求     

适用于亚微米沟道MO SFET的阈值电压解析模型

本文利用本征函数方法,采取一定的边界条件,得到了二维泊松方程的解析解.并由此导得适用于亚微米沟道MOS场效应管阈值电压的解析表达式.本解析模型未引进复杂的几何结构参数及经验参数,适用于不同的衬底反偏电压、漏极电压等条件.这些结果与数值模拟的结果以及有关实验的结果符合得较好,对短沟道MOSFET的设计及性能的了解有实际参考价值.