应用于时频分析的低功耗短时傅里叶变换处理器

提出了一个应用于时频分析的短时傅里叶变换处理器.为了克服已有的离散短时傅里叶变换算法和结构的缺点,给出了一种基于快速傅里叶变换阵列的新结构.根据实际需要提出了一种新的高频域分辨率的SDF(Single-path Delay Feedback)结构FFT单元,和传统的SDF结构FFT单元相比,反馈FIFO的深度和蝶形单元的数量都有所降低.再加上开发窗函数的对称性和适当合并硬件资源,与原始设计相比处理器的功耗降低了20%.使用中芯国际0.18微米工艺实现之后,系统工作时钟可以达到200MHz,即该处理器可以满足同样频率的采样信号的实时时频分析需求.     

应用于时频分析的低功耗短时傅里叶变换处理器(英文)

提出了一个应用于时频分析的短时傅里叶变换处理器。为了克服已有的离散短时傅里叶变换算法和结构的缺点,给出了一种基于快速傅里叶变换阵列的新结构。根据实际需要提出了一种新的高频域分辨率的SDF(Single-path De-lay Feedback)结构FFT单元,和传统的SDF结构FFT单元相比,反馈FIFO的深度和蝶形单元的数量都有所降低。再加上开发窗函数的对称性和适当合并硬件资源,与原始设计相比处理器的功耗降低了20%。使用中芯国际0.18微米工艺实现之后,系统工作时钟可以达到200MHz,即该处理器可以满足同样频率的采样信号的实时时频分析需求。     

多普勒辅助的北斗定位算法

为了提高GNSS定位结果的精度,通常会采用载波辅助伪距的方法。由于树木遮挡或者低信噪比等原因,会造成锁相环(PLL)短暂失锁,造成了载波相位测量的不连续性,为此,本文提出了采用多普勒观测值参与定位计算。多普勒观测值的连续性和稳定性较高,而且不容易受到多径效应的影响,是城市环境下定位结算的很好补充。为了提高定位结果的平滑性,采用卡尔曼滤波器建立了观测值平滑模型。通过测试对比,增加多普勒辅助的定位结算结果更加平滑,定位结果更加稳定。     

单片密码数据处理器系统级体系结构的研究

提出了一种单片密码数据处理器系统结构的设计 ,这些系统结构涉及到微处理器的体系结构、数据接口、用户身份识别接口、密码算法的专用部件、密码算法 RSA和 CHES的实现 IP模块 [1,2 ]以及伪随机数发生器 ,这些模块是单片密码数据处理器系统所必须有的 ,单片密码数据处理器的体系结构不同于其它系统 ,在结构上具有一定的保密作用 ,同时具有密码专用部件和密码专用指令用于加速密码数据处理的速度 ,因此具有许多密码特色 ,是信息安全设备设计中有效的 So C芯片实现的系统设计。     

32位定/浮点乘法器设计

针对Wallace树连接线复杂度高,版图实现比较困难的缺点,提出了一种新的加法器阵列结构.这种结构在规则性和连接复杂度方面优于ZM树和OS树.同时提出一种新的CLA加法器结构以提高乘法器的性能.乘法器采用1.5μm CMOS工艺实现,完成一次定点与浮点乘法操作的时间分别是56ns和76ns.     

超标量处理器中寄存器别名表恢复方法的改进研究

寄存器重命名是超标量处理器用于提升指令集并行度的重要方法,其基本实现方式是通过寄存器别名表来记录逻辑寄存器和物理寄存器的映射关系,当发生分支预测错误时需要对寄存器别名表中的内容进行恢复。针对于现有的恢复方法没有利用重命名的局部性特征,在处理器的指令窗口增加时暴露出实现代价过大的问题,提出了一种基于区间进行寄存器别名表恢复的改进型恢复方法,通过对walk方法的改造,使用区间计分板来确定需要扫描的地址范围,并精确地控制每个区间的扫描,可以大大减小资源浪费。通过对逻辑综合结果和性能进行分析,相比于检查点恢复的传统设计,这种方法使用更少的面积和功耗,达到与检查点方式恢复接近的性能,也具有更好的扩展潜力。     

应用于不同类型FPGA的多模式调试系统

随着超大规模集成电路(VLSI)以及片上系统(SoC)设计的日益复杂, 基于现场可编程门阵列(FPGA)的硬件仿效成为了必要环节. 为解决逻辑设计下载到基于FPGA的硬件仿效器后内部节点不可视的问题, 提出一种调试系统, 该调试系统使用了RTL级植入调试逻辑的调试方法, 统一的用户界面和软件侧底层接口, 并提供了ELA模式、Scan模式和Snapshot模式. 所有模式均使用统一的外部接口, 使得调试系统同时适用于Altera和Xilinx的FPGA. 实验结果表明, 与SignalTap和ChipScope模式相比, ELA模式消耗几乎相同的资源, 而Scan模式和Snapshot模式会消耗更少的FPGA资源.     

一种加速嵌入式RISC微处理器EEPROM指令读取的方法

提出了一种EEPROM作为嵌入式RISC微处理器的程序存储器时加速指令读取速度的方法。该方法结合具体使用的EEPROM模块和基于4级流水线的RISC微处理器的设计，对流水线EEPROM读取程序顺序执行和不能顺序执行时的相应情况进行了分析，以确保系统的程序能正确执行。最后，给出了流水线读取EEPROM的电路实现组织结构。     

一种低噪声高线性度的微机械陀螺集成接口电路设计

This paper presents a continuous-time analog interface ASIC for use in MEMS gyroscopes. A charge sensitive amplifier with a chopper stabilization method is adopted to suppress the low-frequency noise. In order to cancel the effect caused by the gyroscope capacitive mismatch, a mismatch auto-compensation circuit is imple- mented. The gain and phase shift of the drive closed loop is controlled separately by an auto gain controller and an adjustable phase shifter. The chip is fabricated in a 0.35 μm CMOS process. The test of the chip is performed with a vibratory gyroscope, and the measurement shows that the noise floor is 0.003°/s√Hz, and the measured drift stability is 43°/h. Within -300 to 300°/s of rotation rate input range, the non-linearity is less than 0.1%.     

高性能FPGA设计

本文分析了FPGA的基本结构．提出了提高FPGA性能的两个途径：面向器件设计、最少布线设计，可大幅度提高FPGA设计的性能。