Mesh结构P/G布线网络层次化快速分析方法

本文提出了一个基于网络划分的P／G布线网络层次化快速分析方法。其中，对于子网运算，通过对Cholesky分解法三角化对称正定阵的图模型分析，并基于Mesh结构网络的自身特点，提出了一个基于图顶点排序的加速子网分析运算策略；并用基于MPI的并行结构实现了P／G布线网络分析的并行运算。     

Mesh-Tree两级层次结构P/G网布线优化方法

本文采用Mesh-Tree两级层次结构作为P／G网布线拓扑结构，并提出了一个对于该结构的线宽优化方法，使超大型P／G网的布线优化速度大大提高。     

用于快速P/G网分析的Cholesky分解法图模型

通过对Cholesky分解法求解线性方程组的分析，建立Cholesky分解法三角化对称正定阵的图模型，并基于该模型及Mesh结构P／G网络的自身特点，提出一个P／G网快速分析算法．实验证明，该算法能大大降低Mesh结构P／G网络的分析运算时间和内存占用．     

利用改善的静态隐含策略加速等价性验证

随着近年来高效SAT(Satisfiability)求解算法提出，SAT已成为集成电路形式验证方法中重要引擎之一。但在运用SAT验证时需将电路结构转化为成OR-AND两级逻辑描述，丢失了电路的拓扑信息。本文利用改善的静态隐含策略来提取有用子句作为预处理，来加快验证过程。本文算法在原有静态隐含技术的基础上，引入了关联节点隐含及隐含过程加速策略。给出的ISCAS85电路的实验结果表明算法的有效性。     

时序电路等价验证的触发器匹配

通常的时序电路等价性验证方法是将触发器按时序展开,从而将时序电路转化为组合电路进行验证。而一般在待验证的两个时序电路中,触发器是一一对应的,找到触发器的对应关系,时序电路的验证就会得到很大的简化。该文通过一种新的基于布尔可满足性(SAT)算法的自动测试模式生成(ATPG)匹配模型建立联接电路,使用时序帧展开传递算法比较触发器的帧时序状态输出,同时在SAT解算中加入信息学习继承等启发式算法,将时序电路的触发器一一匹配。在ISCAS89电路上的实验结果表明,该文算法在对触发器的匹配问题上是非常有效的。     

大规模电阻网络等效电阻快速求解算法

对于集成化水平很高的存储类芯片,直接利用常规线性方程组求解其电阻网络中节点间等效电阻很难同时满足内存空间与运行时间上的限制。本文提出了求解超大规模电阻网络等效电阻的一种快速算法。根据数学模型的特点,利用网络分割的思想,以及改进的平方根法,使处理进程大大加快,收到了很好的效果。     

设计规则驱动的多层布线算法

迷宫算法是集成电路两端线网优化布线问题的经典算法。多层布线受复杂版图设计规则约束．简单直接应用迷宫布线算法，或者无法获得优化的结果，或者无法满足设计规则。文章分析了迷宫算法特性与局限．提出基于群组图的多层迷宫算法，圆满地解决了上述问题。     

混合基FFT算法运算量分析

通过理论推导、定量分析和实验设计的研究方法分析了非2整数次幂点数N的混合基快速傅里叶变换(FFT)算法运算量大小与N分解因子的不同组合方式以及组合次序的关系。实验结果表明,在一定条件下,对于相同FFT点数N的混合基FFT的不同分解因子组合,其算法运算量与所有分解因子总和K的大小有关,但与因子的组合次序无关。最后提出了建立混合基FFT最小运算量的分解因子匹配库作为使用混合基FFT时的分解因子组合选择参考表的设想。为相关研究和实际应用的工程人员提供一定参考。     

优化层分配的无网格详细布线算法

H—V布线模式下产生通孔的根本原因是由于不同线网间存在几何重叠或交叉；标准单元内布线主要应用多晶硅层与单金属层的布线层资源，考虑到不同层间相异的导电特性，文章提出了一种算法，基于网段拓扑交叉分析实现最大化金属层及最小化多晶层分配，优化线网通道分配与线长，同时满足通孔最小化。     

一种集成电路超大规模线网快速分析算法

随着芯片集成度的提高和规模的增大，连线效应已成为影响电路性能的主要因素。对于分析、验证电路线网问题，直接利用常规线性方程组求解算法无法同时满足内存空间与运行时间上的限制。文章分析了Cholesky分解法的网络模型，提出了一种网络层次式矩降压缩方法，实现了快速线网分析和验证运算。