全文获取类型
收费全文 | 389篇 |
免费 | 24篇 |
国内免费 | 23篇 |
专业分类
电工技术 | 25篇 |
综合类 | 20篇 |
化学工业 | 51篇 |
金属工艺 | 66篇 |
机械仪表 | 19篇 |
建筑科学 | 39篇 |
矿业工程 | 8篇 |
能源动力 | 7篇 |
轻工业 | 31篇 |
水利工程 | 29篇 |
石油天然气 | 19篇 |
武器工业 | 8篇 |
无线电 | 25篇 |
一般工业技术 | 24篇 |
冶金工业 | 5篇 |
原子能技术 | 1篇 |
自动化技术 | 59篇 |
出版年
2024年 | 2篇 |
2023年 | 5篇 |
2022年 | 8篇 |
2021年 | 9篇 |
2020年 | 16篇 |
2019年 | 13篇 |
2018年 | 14篇 |
2017年 | 9篇 |
2016年 | 6篇 |
2015年 | 12篇 |
2014年 | 28篇 |
2013年 | 24篇 |
2012年 | 28篇 |
2011年 | 28篇 |
2010年 | 20篇 |
2009年 | 23篇 |
2008年 | 23篇 |
2007年 | 18篇 |
2006年 | 21篇 |
2005年 | 19篇 |
2004年 | 17篇 |
2003年 | 22篇 |
2002年 | 15篇 |
2001年 | 6篇 |
2000年 | 7篇 |
1999年 | 4篇 |
1998年 | 5篇 |
1997年 | 10篇 |
1996年 | 2篇 |
1995年 | 2篇 |
1994年 | 4篇 |
1993年 | 2篇 |
1992年 | 2篇 |
1991年 | 2篇 |
1990年 | 2篇 |
1989年 | 1篇 |
1988年 | 1篇 |
1987年 | 2篇 |
1986年 | 1篇 |
1985年 | 1篇 |
1983年 | 1篇 |
1978年 | 1篇 |
排序方式: 共有436条查询结果,搜索用时 15 毫秒
1.
为分析地表径流速度对城市内涝的影响,采用一维地下排水管网与二维城区地形的动态耦合模型,选取大连市某排水区块作为研究区域,设置4种地表径流速度10种设计降雨场景,模拟分析在不同重现期设计降雨及不同地表径流速度下研究区的内涝积水特性。结果表明:随着地表径流速度降低,管道排水压力变小,管道排水达标率最高可提升48.05%,且降雨重现期越短,地表径流流速对管道排水压力的削减效果越明显;地表径流流速对检查井溢流量影响显著,随着地表径流速度降低,检查井溢流量峰值最高可减小2 750 m~3,峰现时间最长可滞后56 min,同时随着降雨重现期增长,地表径流流速对检查井溢流量的削减效果减弱;研究区低、高风险区淹没面积随地表径流速度降低,最高可分别减小1.64万、8.37万m~2,但中风险区淹没面积变化反复。 相似文献
2.
3.
建筑壁画作为当代城市环境建设的有机组成部分,在人们的日常和精神生活中发挥着重要的作用.它以强烈的公共艺术特征为前提,显示着独特的艺术魅力,本文在其环境协调性、艺术装饰性、形式多样性以及大众参与性等方面进行了深入剖析,进而揭示了壁画艺术对社会的积极作用和带来的现实意义. 相似文献
4.
5.
如果CAD系统具有智能,就可以提高设计的质量和效率,缩短设计周期,成为设计者的顾问和助手,但是,专家知识获取困难.解决知识获取的有效途径是建立学习系统.其次知识需要不断地积累.没有学习功能的智能系统,它只是建造时输入的知识,不会发展和创新,面对新情况,将会束手无策.因此,一个系统没有学习知识的能力,就不具备真正的智能. 相似文献
6.
7.
8.
对建设项目进行安全管理,不仅关系项目效益的实现,更关系建筑施工企业的可持续发展。建筑工程项目安全评价指标体系通过专家打分法,采用基于AHP–熵权法求得评价指标的综合权重,最后以K建设项目为例,采用云模型对K项目安全进行了评价,评价结果得出:人员因素风险为高风险,安全管理因素风险为较高风险,材料及施工机械设备因素风险为较低风险,施工技术因素风险为中等风险,环境因素风险为较低风险,K项目整体安全风险为较高风险。研究结论为我国建筑施工企业项目安全评价提供了一种有效借鉴。 相似文献
9.
SERDES(串行解串)技术因其传输速率高、抗干扰能力强等优点已成为主流的高速接口物理层规范。但由于上层PCS(物理编码子层)需设置弹性缓冲、编解码等功能,导致系统传输延时较高,无法直接应用于处理器直连等延迟敏感应用领域。介绍了一种基于同源相位补偿缓冲(Synchronous Phase Compensation Buffer,SPCB)的PCS架构的设计实现,可应用于延时敏感的SERDES接口传输系统。该架构具有高吞吐率和超低延时的特点,通过定制的SPCB,单通道32 Gb/s时,发送与接收通路传输延时为10 ns左右,约为业界典型PCS方案的一半,达到Intel与AMD并行CPU直连接口(QPI和HT)的延时水平。该PCS架构可通过28 nm/16 nm/7 nm工艺物理实现,已应用于多款国产处理器直连接口。 相似文献