排序方式: 共有16条查询结果,搜索用时 187 毫秒
1.
利用有限元法从仪器探测深度和分辨率2个方面研究了基于电容耦合原理的油基泥浆电成像测井仪探测特性,考察仪器结构参数如极板上各钮扣电极尺寸及间距、仪器工作频率、绝缘短节长度、回流电极长度和位置等因素对仪器测井响应的影响。该油基泥浆电成像仪器探测深度约为17.5cm;随玻璃钢介电常数增加,探测深度变深;随着绝缘短节长度增加,探测深度变浅。识别的最小薄层厚度小于钮扣电极高度;玻璃钢厚度、玻璃钢相对介电常数及绝缘短节长度等因素,几乎不会影响仪器的分辨能力;减小钮扣电极高度,可以提高分辨率。随着纽扣电极的尺寸和间距的增加,视阻抗减小;回路电极高度对正演响应的影响相对较小;随着频率的增加,视阻抗减小;当绝缘短节长度在0.2~1m范围变化时,仪器正演响应变化不明显。 相似文献
2.
3.
改进了多通道数字助听器中的听力补偿和噪声消除算法,并进行了低功耗VLSI设计.听力补偿方面,提出一种改进的多通道宽动态范围压缩(WDRC)算法;该方法降低了存储和计算开销,并抑制了对残余背景噪音的过度放大.噪声消除方面,利用语音谱和噪声谱的帧间相关性,改进了传统的多子带谱相减算法,使之在硬件实现时便于并行运算,同时不影响消噪性能.最后,综合采用多种低功耗设计方法,在SMIC的130nm工艺条件下,完成了基于上述算法的多通道数字助听器VLSI设计.后仿结果表明,该设计总功耗仅为228μW. 相似文献
4.
从分动式推靠机构、机械式传动系统和分体式平衡活塞的设计3方面介绍ERMI推靠器的设计.该推靠器应用于实际测井,效果良好. 相似文献
5.
强夯处理后的地基承载力如何计算,目前没有设计依据。本文以某吹填土工程地基处理为背景,设计室内强夯等效拟静力试验,提出强夯等效静压力试验的试验条件,即夯锤大小形状相同条件下强夯的夯沉量与夯锤在静压力作用下的沉降相等。通过室内试验验证了强夯等效拟静力试验的可靠性。试验结果表明:强夯各击对应的拟静压力达到或超过地基的极限荷载,随着夯击次数的增加,拟静压力增加,夯锤下地基极限承载力亦增加;随着细粒含量的增加,拟静压力先增加后减少,当细粒含量为30%时,各击的拟静压力达到最大值。本文提出了强夯拟静力法计算方法,可以判断不同终夯标准情况下的地基承载力。拟静压力计算结果是实测结果的0.93~1.23倍,具有较高的精度。 相似文献
6.
一种超低功耗RC振荡器设计 总被引:1,自引:0,他引:1
基于SMIC 55 nm CMOS工艺,设计并制备了工作在1.2V电源电压下的超低功耗RC振荡器.该振荡器主要包括运算放大器、压控振荡器(VCO)、基准电流源、低温漂电阻和可修调开关电容以及非交叠时钟产生电路.该振荡器用工作在亚阈值区的运算放大器和VCO取代了传统单比较器型RC振荡器中的比较器,显著降低了功耗;用开关电容取代了充放电电容,并且将输出时钟的频率转换成了阻抗,与参考电阻进行比较.利用负反馈环路锁定了输出时钟信号频率,从而得到了稳定的时钟信号.测试结果表明,1.2V电源电压、27℃环境下,该RC振荡器的输出时钟信号频率为32.63 kHz,功耗为65 nW;在-10 ~ 100℃,其温度系数为1.95×10-4/℃;在0.7~1.8 V电源电压内,其电源电压调整率为3.2%/V.芯片面积为0.168 mm2. 相似文献
7.
介绍一种利用六臂电成像测井资料自动计算地层构造倾角的方法 ,通过编程实现实测井数据处理。该算法的缺点是,所计算出的倾角为多个层理面综合作用的结果而非某地层面的实际倾角。 相似文献
8.
基于低功耗ASIP的循环缓存的设计 总被引:1,自引:1,他引:0
针对ASIP处理器的低功耗设计要求,提出了多段式的循环缓存结构.该结构与原有的循环缓存结构相比,提高了缓存存储器的利用率.本设计通过减少对主存储器的读操作和缓存存储器的写操作的方式来降低程序存储器的功耗.在SMIC的0.13μm工艺条件下,将该结构应用于助听器处理器中,并进行功耗验证.分析表明,该方法以较小的面积开销,最高可将存储器的功耗降低大约50%,有效的降低程序存储器的功耗. 相似文献
9.
10.
We present a novel audio-processing platform, FlexEngine, which is composed of a 24-bit applicationspecific instruction-set processor (ASIP) and five dedicated accelerators. Acceleration instructions, compact instructions and repeat instruction are added into the ASIP's instruction set to deal with some core tasks of hearing aid algorithms. The five configurable accelerators are used to execute several of the most common functions of hearing aids. Moreover, several low power strategies, such as clock gating, data isolation, memory partition, bypass mode, sleep mode, are also applied in this platform for power reduction. The proposed platform is implemented in CMOS 130 nm technology, and test results show that power consumption of FlexEngine is 0.863 mW with the clock frequency of 8 MHz at Vdd = 1.0 V. 相似文献