一种用于背板互连的10 Gbit/s接口电路

基于SMIC 40 nm CMOS工艺,提出了一种用于背板互连的10 Gbit/s I/O接口电路。该接口电路由前馈均衡器(FFE)、接收机前端放大器和判决反馈均衡器(DFE)组成。FFE对发射端信号进行预加重,DFE消除较大的残余码间干扰。重点分析了FFE和DFE在消除码间干扰时存在的问题。使用改进的FFE减少对发射端信号的衰减,保证信号到达接收端时具有较大幅度,实现接收机对信号的正确判决,降低系统的误码率。测试结果表明,系统数据率为10 Gbit/s,传输信道在Nyquist频率(即5 GHz)处的衰减为22.4 dB。在1.1 V电源电压下,判决器Slicer输入端信号眼图的眼高为198 mV,眼宽为83 ps。FFE的功耗为31 mW,接收机前端放大器的功耗为1.8 mW,DFE的功耗为5.4 mW。     

基于SST驱动器的低功耗10 Gbit/s发射机

基于SMIC 40 nm CMOS工艺,提出了一种可适用于背板与芯片互连的10 Gbit/s低功耗发射机。该发射机由半率前馈均衡器、时钟信号接收电路和源串联终端(SST)驱动器组成。前馈均衡器采用半率结构,以降低发射端的时钟信号频率。通过对发射端信号进行预加重,消除了码间干扰的影响。改进了SST驱动器的输出阻抗校准电路,解决了输出阻抗在不同工艺角下的波动问题。在相同输出摆幅下,SST电压模式驱动器的功耗为传统电流模式(CML)驱动器的1/4。结果表明,发射机的数据率为10 Gbit/s,传输信道在5 GHz Nyquist频率处的衰减为14.2 dB。在1.1 V电源电压下,传输信道输出信号的眼高为147 mV,眼宽为79 ps。发射机的总功耗为20.6 mW。     

基于系数可调FFE的10 Gb/s发送端的设计

采用SMIC 40 nm CMOS工艺,设计了一种工作在10 Gb/s的SerDes高速串行接口发送端电路,并创新性地提出了一种系数可调的FFE结构,使电路能适用于不同衰减的信道。电路主要模块为复接器、3阶FFE均衡器。复接器采用经典半速率结构,使用数字模块搭建,降低了功耗,并通过设计使采样时钟位于输入的最佳采样点,抑制了毛刺的产生。FFE均衡器采用结构简单的TSPC类型D触发器、低功耗的选择器和系数可调节抽头加法电路,使信号达到均衡效果,补偿信道的衰减。仿真结果显示,电路稳定工作于10 Gb/s,在1.1 V电源电压下功耗仅为30 mW。     

S波段宽带GaN芯片高功率放大器的应用研究

介绍了一种采用阻抗匹配技术和功率合成技术相结合的方法,利用4只GaN HEMT功率芯片研制成功的S波段宽带、大功率、高功率密度放大器。具体的技术途径是通过预匹配技术提高芯片输入阻抗,运用切比雪夫匹配法实现宽带阻抗匹配,优化隔离电阻增加合成支路间的隔离度,同时提高电路的稳定性。放大器最终实现的性能指标是:脉宽300μs,占空比10%,S波段30%相对带宽内脉冲输出功率大于65W,附加效率大于45%。由此进一步表明了此类GaN芯片高功率放大器相对于Si和GaAs功率器件放大器在带宽和功率密度等性能上具有较大的优势并具有广阔的工程应用前景。     

S波段小型化大功率功放模块设计与实现

现代S波段相控阵雷达对T/R组件发射通道小型化和大功率的需求越来越高。GaN功率器件具有高功率密度、高效率和突出的热属性，采用GaN功率器件来构建功放模块是实现小型化和大功率的首选方案。文中采用载片式内匹配GaN功率放大器、GaN MMIC功放芯片、Lange电桥及微组装工艺，研制出一种S波段功放模块，体积小，重量轻，在10%带宽内，实现了输出功率大于150 W、功率增益超过35 dB、效率超过50%的性能指标，相较于基于分立封装功率管构建的功放模块，重量和体积上的优势巨大，可广泛应用于现代轻型化相控阵雷达。