场发射示器矩阵寻址高压驱动电路的设计研究

提出了矩阵寻址方式的场发射驱动电路。设计出16级灰度显示的阴极驱动电路以及栅极驱动电路,并对其进行了性能仿真,仿真结果显示驱动电路性能优越。开发出与0.8μm标准CMOS工艺兼容的高压CMOS工艺,有效提高了驱动电路的集成度,并降低了生产成本。成功研制出用于场发射驱动电路输出端的100 V高低压电平转换电路,实验测得空载情况下电路的上升时间和下降时间分别为35,60 ns,能够满足高压驱动电路的频率要求。     

1OOV高压pMOS器件研制

研制出适用于100V高压集成电路的厚栅氧高压pMOS器件.在器件设计过程中利用TCAD软件对器件结构及性能进行了模拟和优化,开发出与0.8μm n阱标准CMOS工艺兼容的高压工艺流程,并试制成功.实验结果表明,该器件关态击穿电压为-158V,栅压-100V时饱和驱动电流达17mA(W/L=100μm/2μm),可以在100V高压下安全工作.     

100V高压pMOS器件研制

研制出适用于100V高压集成电路的厚栅氧高压pMOS器件. 在器件设计过程中利用TCAD软件对器件结构及性能进行了模拟和优化，开发出与0.8μm n阱标准CMOS工艺兼容的高压工艺流程，并试制成功. 实验结果表明，该器件关态击穿电压为-158V，栅压-100V时饱和驱动电流达17mA (W/L=100μm/2μm) ，可以在100V高压下安全工作.     

RF PDSOI LDMOS器件的电离总剂量辐照效应

研制了一种用于射频领域的叉指栅PDSOI LDMOS晶体管,并分析了总剂量辐照对其静态和小信号射频特性的影响. 其静态工作模式下的辐照响应由前/背栅阈值、泄漏电流、跨导和输出特性表征,而其交流工作模式下的辐照响应由截止频率和最高振荡频率表征. 实验表明,在室温环境下经过总剂量为1Mrad(Si)的γ射线辐照,不同尺寸和结构的射频SOI LDMOS晶体管的各项指标均表现出明显退化,并且仅当器件工作在静态模式时LBBC LDMOS才表现出优于BTS LDMOS的抗辐照性能.     

高压n LDMOS漂移区的设计研究

讨论了漂移区长度及注入浓度等关键参数对于漏结击穿电压的影响，并详细分析了矩形版图结构的LDMOS器件中，远离沟道一侧的漂移区阱长度对于击穿特性的影响。分析了矩形版图结构的LDMOS器件中，远离沟道一侧的漂移区阱长度对于击穿特性的影响。运用RESURF技术对于高压LDMOS的漂移区进行设计和优化。研制出耐压170V的nLDMOSFET。并通过试验结果证明了分析的正确性。     

功率VDMOS器件低剂量率辐射损伤效应研究

研究了抗辐射加固功率VDMOS器件在不同偏置条件下的高/低剂量率辐射损伤效应,探讨了阈值电压、击穿电压、导通电阻等电参数在不同剂量率辐照时随累积剂量的变化关系.实验结果表明,此型号抗辐射加固功率VDMOS器件在高/低剂量率辐照后参数的漂移量相差不大,不具有低剂量率辐射损伤增强效应.认为可以用高剂量率辐照后高温退火的方法评估器件的总剂量辐射损伤.实验结果为该型号抗辐射加固功率VDMOS器件在航空、航天等特殊领域的应用提供了技术支持.     

100V高压CMOS工艺关键技术的研究

提出了一种新的双栅氧(dual gate oxide,DGO)工艺,有效提高了薄栅氧器件与厚栅氧器件的工艺兼容性,同时提高了高低压器件性能的稳定性.在中国科学院微电子研究所0.8μm n阱标准CMOS工艺基础上设计出高低压兼容的100V高压工艺流程,并流片成功.实验结果表明,高压n管和高压p管的关态击穿电压分别为168和-158V,可以在100V高压下安全工作.     

RF PDSOI LDMOS器件的电离总剂量辐照效应

研制了一种用于射频领域的叉指栅PDSOI LDMOS晶体管,并分析了总剂量辐照对其静态和小信号射频特性的影响.其静态工作模式下的辐照响应由前/背栅阈值、泄漏电流、跨导和输出特性表征,而其交流工作模式下的辐照响应由截止频率和最高振荡频率表征.实验表明,在室温环境下经过总剂量为1Mrad(Si)的γ射线辐照,不同尺寸和结构的射频SOI LDMOS晶体管的各项指标均表现出明显退化,并且仅当器件工作在静态模式时LBBC LDMOS才表现出优于BTS LDMOS的抗辐照性能.     

1OOV高压pMOS器件研制

研制出适用于100V高压集成电路的厚栅氧高压pMOS器件.在器件设计过程中利用TCAD软件对器件结构及性能进行了模拟和优化,开发出与0.8μm n阱标准CMOS工艺兼容的高压工艺流程,并试制成功.实验结果表明,该器件关态击穿电压为-158V,栅压-100V时饱和驱动电流达17mA(W/L=100μm/2μm),可以在100V高压下安全工作.