高准确率的应用程序行为分析方法

模拟是体系结构研究的重要手段.由于模拟的速度非常慢,有研究提出利用动态二进制翻译技术(DBT)提取程序的代表性模拟点,对代表性模拟点进行详细模拟即可获取程序的准确性能参数,从而缩短模拟时间.然而相关研究并未考虑DBT方法对模拟结果准确度的影响.实验发现,对于某些程序,DBT加速方法会给模拟结果带来近20％的误差.为消除...     

基于多核微处理器温度感知的线程调度算法

由于多核微处理消耗更多的能量,导致其热点数目增加,温度分布不平衡加剧,因而对性能产生更大的负面影响。为了解决这个问题,提出一种基于多核微处理器温度感知的线程调度算法来减少热紧急事件、提高性能,并在一个Intel的多核微处理器平台上实现了该算法。实验结果表明,在各种负载组合下,该算法可以减少9.6%~78.5%的动态热管理次数。与Linux标准调度算法相比,吞吐率平均可以提高5.2%,最大可提高9.7%。     

片上二级cache漏流功耗控制策略研究

 随着工艺尺寸缩小和处理器频率的提高,大容量的片上L2 cache成为处理器漏流功耗的主要来源.提出的保守多状态(C-SP&;SD)和推断多状态(S-SP&;SD)两种L2 cache漏流功耗控制策略能够将状态保留(State-Preserving)与状态破坏(State-Destroying)两种低功耗模式相结合.如果一个数据在多级cache存储层次中存在多个副本,那么只保留一个副本处于活跃状态,其他副本均被转换到低功耗模式,并且在不显著影响处理器性能的前提下尽可能转换到更低功耗的状态破坏模式.与传统的L2 cache漏流控制策略相比,C-SP&;SD策略以较小的处理器性能损失换取较大的L2 cache漏流功耗节省,而S-SP&;SD策略则实现了最优的L2 cache漏流功耗节省和处理器能量效率.     

平方根迭代算法及其初值选择

本文研究了平方根迭代算法,提出了选择最佳迭代初值的标准,并导出了计算公式。结合CRAY-1机的特点,对其SQRT标子的计算方案进行了改进,使计算速度提高15％～35％。     

基于简单常见模式编码（S-FPC）的压缩Cache层次设计

本文基于简单常见模式压缩编码设计了一种新颖的片内压缩Cache层次结构。在该结构中,L1数据Cache和L2Cache都以压缩格式保存数据,但具有不同的布局。其中,L1数据Cache的布局能触发部分Cache行预取,同时又能避免普通预取技术可能导致的Cache污染增加以及带宽浪费的现象,而且没有预取缓冲开销。实验结果表明,与传统Cache结构相比,本文的设计方案可以显著增加L1数据Cache和L2Cache的有效容量,并且不会增加L1数据Cache的访存延迟,对L1数据Cache平均能增加33％的有效容量,减少L1数据Cachhe失效率达21％,程序执行速度提高了13％。     

Pentium系统采用SSRAM／SDRAM存储器的性能分析

ＳＤＲＡＭ，ＳＳＲＡＭ对于平衡存储器和ＣＰＵ的带宽，实现主存的猝发访问，提高系统性能价格比有重要意义，本文基于Ｐｅｎｔｉｕｍ处理器，讨论了高速缓存和主存采用ＳＳＲＡＭ，ＳＤＲＡＭ的不同系统实现方法及相对性能，不同的系统实现就是在性能，价格和设计复杂性之间的取舍，此分析同样适用于任何嵌入式一级高速缓存的处
处理器。     

多处理器芯片体系结构研究

随着超大规模集成电路工艺和超级计算技术的发展，作者认为在单个芯片内集成多处理器系统将成为可能。本文详细讨论了多处理器芯片的分类和结构，着重阐述了同构型多处理器芯片的主要研究方向，并对同构型多处理器的可行性作出了分析。     

一种三级寻址可变结构向量寄存器的初步探讨

本文针对巨型计算机中设置面向多条流水线功能部件的大容量的程序可编址的向量寄存器的情况,提出了一种三级寻址可变结构向量寄存器的设计思想,讨论了在设计中确定参数(n,m,1)时需考虑的因素:并给出了可用于实际的两个例子。用三级寻址可变结构向量寄存器的设计思想设置向量寄存器,其寄存器的个数和向量处理的长度是可变的,不同的向量长度确定不同的向量寄存器结构。改变向量长度只需给出相应的参数,向量寄存器的结构则自动跟随变化。例如向量寄存器的总容量为8192字时,若向量长度分别确定为32,64,128,256,512,1024时。则其可用的向量寄存器个数相应为256,128,64,32,16,8,并且其结构可以动态地组合,因而使用起来灵活方便。用三级寻址可变结构向量寄存器的设计思想来设计向量寄存器,非常适宜于采用大容量的RAM组件,并且设计的向量寄存器具有总容量大,程序可编址的寄存器个数可以足够多(如256个)及一条指令可处理的向量长度可以较长(如1024)等特点。若将其与常规的两级寻址固定结构的向量寄存器相比,则具有器材省、体积小、成本低、效率高的优点。     

流水线向量机浮点运算精度控制

本文在深入分析ＣＲＡＹ类巨型机浮点运算精度的基础上，设计了精度更高的流水线向量机浮点支运算精度控制方案。     

一种低开销的异构可变相联度二级Cache结构

V-Way Cache结构利用存储访问在组之间分布的不均匀性,根据需求动态调整组相联度,具有比传统Cache结构更有效的资源利用率。然而,V-Way Cache结构组相联度调整以增大Tag阵列容量为代价,增加了面积、功耗等开销,且Tag阵列利用率不高。对V-Way Cache结构进行优化,提出一种低开销的异构可变相联度Cache结构HV-Way Cache。HV-Way Cache采用异构Tag阵列组织,通过允许多个组共享Tag项资源以缩减Tag路容量;Tag项替换信息以组为单位组织,挑选最久没有被使用的项作为被替换项。使用Cacti和Simics模拟器进行模拟实验,结果表明HV-Way Cache结构能以很少的性能损失实现面积、功耗开销的极大降低。