FPGA的静态功耗分析与降低技术

FPGA已经被广泛用于实现大规模的数字电路和系统,随着CMOS工艺发展到深亚微米,芯片的静态功耗已成为关键挑战之一。文章首先对FPGA的结构和静态功耗在FPGA中的分布进行了介绍。接下来提出了晶体管的漏电流模型,并且重点对FPGA中漏电流单元亚阈值漏电流和栅漏电流进行了详细的分析。最后根据FPGA的特点采用双阈值电压晶体管,关键路径上的晶体管采用低阈值电压栅的晶体管,非关键路径上的晶体管采用高阈值电压栅的晶体管,以此来降低芯片的静态功耗。     

用于反熔丝FPGA的多标准IO接口电路

针对高可靠性领域和复杂环境对大规模反熔丝FPGA器件的迫切需求,设计了一种新的用于反熔丝FPGA的可动态配置IO接口电路。该IO接口电路具有宽的输入输出电压范围,能实现多驱动调节,支持一系列不同电平模式。通过对反熔丝单元进行编程配置,该IO接口电路可兼容多种IO标准,内核电压为2.5 V,端口电压可在3.3 V与5 V之间转换。仿真与测试结果表明,该IO接口电路满足设计要求,接口速度优于国外同类产品。     

国产JRAX1000型反熔丝FPGA应用演示系统设计

为了实现进口元器件国产化替代,采用中国电科五十八所自行研制的抗辐射百万门级反熔丝FPGA和64Mbit抗辐射SRAM设计了一套综合演示系统.系统主要功能包含触摸屏控制、图像采集、音频播放、电机控制等功能.通过系统的软硬件设计、功能调试、时序优化,阐述国产JRAX1000型反熔丝FPGA的应用经验,有助于后续此产品广泛应...     

应用于抗辐照FPGA的多标准I/O电路设计

针对工业控制、航空航天等多种复杂的电磁辐射环境中对大规模FPGA器件及高速数据传输的迫切需求,设计了一种可应用于抗辐照FPGA的多标准I/O电路。该I/O电路中输入/输出寄存器均采用三模冗余(TMR)技术进行了抗辐照加固,能够支持14种电平标准,实现宽电压范围调节。该抗辐照FPGA抗单粒子翻转(SEU)大于37 MeV·cm2/mg。仿真及测试结果表明,该I/O电路满足设计要求。     

淡水河、淡澳河综合整治项目规划思路探讨

<正>河流是自然赋予城市的宝贵资源,应当得到足够的尊重与保护。淡水河及淡澳分洪河贯穿广东省惠州市惠阳城区中心,是惠阳区的母亲河,是城市重要的风貌特征,承载着城市发展的脉络。     

一种片外电容交叉充放电型振荡电路设计

CMOS环形振荡器具有版图面积小、调谐范围大、电路简单便于集成等优点，广泛应用于各类电源系统及电子通信应用中。在常规的环形振荡电路基础上，设计了独立的充放电控制通路，实现了一种交叉充放电型环形振荡电路，并通过外接片外电容的方式，得到更低频率的振荡周期。基于0.18μm工艺，采用HSIM工具对电路进行功能仿真，经过后端物理实现后，版图面积为172μm×76μm，对电路进行提参后仿，结果表明：在3.3 V电压及25℃条件下，外接10 nF接地电容时，电路获得约1.2 ms的稳定振荡周期。在Vcc=2.7 V～5.5 V、T=-55℃～125℃条件下，时钟周期的最大偏移为5.83%。该电路已成功应用于某电源控制芯片中。