排序方式: 共有18条查询结果,搜索用时 35 毫秒
1.
2.
测量EMI在片上电源分配网络中的二维分布,对研究集成电路的电磁抗扰性非常重要,能用于验证电磁抗扰模型的正确性。提出的片上电磁干扰感应阵列(OCEMISA)是一种测量EMI在电源分配网络上二维分布的测量方法。OCEMISA包含数个感应单元,在电源分配网络上产生开关噪声作为反馈信号,其频率各不相等,且只受局部电源电压的影响。用频谱分析仪经由电源引脚探测反馈信号,观察其特征频率随EMI的变化,计算感应单元所在位置EMI的电压分量,并采用FPGA验证OCEMISA的基本功能。 相似文献
3.
随着社会经济的不断发展,人们的物质文化水平不断提高,人们出行对公路的要求也不断增加。公路施工是一项较为复杂的工程,而且工程量比较大,施工时间比较长,受环境影响比较大。因此,为了确保公路的质量就需要加强对公路施工技术管理的认识,充分认识到公路施工技术管理的重要性。确保公路质量,实现公路工程的经济效益和社会效益,从而促进交通事业的发展。 相似文献
4.
MobileNet网络是一种广泛应用于嵌入式领域的深度神经网络,为了解决其硬件实现效率低的问题,同时达到在不同硬件资源下具有一定可伸缩性,提出了基于FPGA的一款MobileNet网络加速器结构,针对网络的堆叠结构特性设计了三级流水的加速阵列,并实现了在0~4000乘法器开销下都达到70%以上的计算效率。最终在XILINX Zynq-7000 ZC706开发板上实现了MoblieNet网络加速器,在150 MHz工作频率下,可达到156 Gop/s的性能和61%的计算效率,计算效率高于其他MobileNet网络加速器的。 相似文献
5.
针对传统方法无法直接得到芯片内核到外部引脚传输路径特性的问题,提出了一种简单有效的数字IC的电磁发射建模方法。该模型由内部活动模型和传输路径模型组成。利用嵌入式环形振荡器的直流响应和外源射频干扰效应,直接测量出芯片内核到外部引脚路径的电压传输率,有效抽取出传输模型结构。利用晶体管级Hspice仿真得到内部活动模型,获得了完整的电磁发射模型。在SMIC 130 nm 工艺的测试芯片上应用该模型,对比模型仿真结果与实物测量结果,验证了该模型建模方法的正确性。该方法可用于系统设计阶段,对数字IC的电磁发射进行预测,使系统能满足电磁发射的要求。 相似文献
6.
目前,人工智能快速发展,人们可以通过探索硬件设计空间使优秀的神经网络算法高效部署在FPGA加速器。然而,由于参数量大、操作过于复杂而导致算法与硬件难以匹配,加速效率不高。为了算法和硬件两者匹配性更强,提出了一种多层次协同搜索的方法,采用SPOS搜索策略并以检测准确率和延时为评估目标,搜索出最优神经网络架构、量化方式和硬件设计参数组合。该方法应用在姿态识别中具有优异性能的沙漏网络中,在获取候选子网络量化前、后的检测准确率的同时对硬件设计参数使用遍历搜索得到预估延时,根据目标函数获取最高得分的最优组合。为了保证获取的数据有效性,子网络需要进行重新训练、量化后重新推理得到检测准确率,获取硬件设计参数则利用基于Spinal HDL设计的加速器模板进行仿真测试得到测试延时。就平均而言,该方法比文献[1]减少了83.3%的参数,准确率只下降了0.69;比传统加速方法平均减少了33.2%参数量,准确率只下降了0.46,网络推理的测试总延时减少22.1%,在沙漏块的测试延时减少67.8%。总体而言,该协同搜索方法对于沙漏网络的优化有一定效果,比传统加速设计方法更有优势。 相似文献
7.
针对目前釉浆性能较易出现的各种问题从理论与实践的角度详细阐述各种新型添加剂的性能与应用。 相似文献
8.
针对传统滤波器形状复杂、参数数值奇异、设计繁琐的问题,提出了一种结构简单、易于绘制的宽带隔离器。这种隔离器呈楔形,由外框和内轨组成。每根内轨贡献一个小阻带。隔离器的阻带结构可以由不同位置处的多根内轨组合形成。扩展阻带带宽,增加新阻带,只需增加内轨,而不用重新设计隔离器。使用HFSS电磁场仿真对设计思想进行验证,并就内轨间距、轨线宽度等参数进行了分析。还使用印刷电路工艺,设计了原型隔离器,并进行实测。仿真和实测结果吻合,都具备阻带带宽为10 GHz,相对带宽超40%的宽带效果。它的结构和设计过程简单,可方便地嵌入集成电路芯片电源网中,即使数字工程师也容易掌握。隔离器还具有良好的可扩展性,便于阻带调节。 相似文献
9.
当前CMOS数字芯片设计流程缺少对电路电磁抗扰性的检验。大幅电磁干扰会导致数字电路出现电路失效,但电路失效的原因以及电路失效与幅度和频率等干扰参数的关系尚不清楚。针对这一问题,详细研究了源端射频干扰下CMOS数字电路的工作状态。通过给出失效与干扰参数的关系的基本理论,得到CMOS数字电路在受扰情况下的失效原因。结果表明,时序错误是大幅电磁干扰引起CMOS电路失效的主要原因。电路失效可通过电路路径延时的漂移和抖动来解释,漂移和抖动与电磁干扰的幅度和频率存在特定关系,因此时序失效是可预测的。基本理论所描述的失效规律可作为EDA工具的原理,用于芯片设计早期阶段对电路的抗扰性检验。 相似文献
10.